查看“USB Blaster用户手册”的源代码

 <!--{{#css:/css/left-column.css}}--> <!--{{#css:/css/detail-info.css}}-->

== 产品相关介绍 ==

=== 产品简介 ===

&nbsp;&nbsp;&nbsp;&nbsp;USB Blaster适用于ALTERA CPLD/FPGA器件，可以通过计算机的USB接口对器件及其配置芯片进行编程、调试等操作。

'''USB Blaster功能简述'''

 - 支持ALTERA 公司全系列CPLD/FPGA器件
 - 支持ALTERA公司全系列主动串行配置器件 
 - 支持ALTERA公司全系列增强配置器件 
 - 支持AS﹑PS﹑JTAG三种下载模式 
 - 高速、稳定，内部采用FT245R+CPLD设计 
 - 支持1.2-5V编程电压 
 - 支持 SignalTap II 嵌入式逻辑分析仪  
 - 支持Nios II嵌入式处理器的通信和调试 

'''支持的软件'''

 - Quartus II集成开发环境  
 - NIOS II IDE 集成开发环境  
 - NIOS II EDS集成开发环境 

'''支持的器件'''

 - CPLD：MAX3000、MAX7000A/B/S、MAX9000和MAX II 等 
 - FPGA：Stratix、Stratix II、Cyclone、Cyclone II、CycloneIII、ACEX 1K、APEX 20K 和FLEX 10K等 
 - 主动串行配置器件：EPCS1、EPCS4、EPCS16等 
 - 增强配置器件：EPC1、EPC4 等  
 - 新器件不断增加中...... 

'''产品特性'''

 - 采用高速下载方案：FT245+CPLD+244，下载速度接近原装ALTERA USB BLASTER 
 - 相比其它下载方案，如68013或C8051F等方案，速度快1-3倍

'''与PC机的连接'''

 - 通过USB 2.0接口与计算机连接

'''与目标板的连接'''

 - 通过JTAG、AS或PS接口与目标板连接 

'''USB Blaster状态灯说明'''

 - 红灯是电源灯
 - 绿灯是信号指示灯。进行软件下载时，绿灯闪烁说明下载正常

=== Altera USB Blaster用户手册（英文） ===
[http://www.altera.com.cn/literature/ug/ug_usb_blstr.pdf Altera USB Blaster用户手册参考]

== 设备连接 ==

=== 设备连接与软硬件平台 ===

&nbsp;&nbsp;&nbsp;&nbsp;一个完整的CPLD/FPGA开发环境，需具备“软件开发平台”和“硬件开发平台”。

'''软件开发平台：'''

 - HDL开发软件：Quartus II
 - SOPC构建平台：SOPC Builder
 - DSP构建平台：DSP Builder
 - NIOS II软件开发平台：NIOS II EDS
 - 仿真软件：Modelsim-Altera
 - 另外对第三方综合、仿真等工具提供了软件接口

'''硬件开发平台：'''<br />

&nbsp;&nbsp;&nbsp;&nbsp;硬件开发平台很简单，只需要一台PC、一条编程电缆便可对CPLD/FPGA进行在线配置或对配置芯片进行编程

=== 连接到PC机 ===

'''使用USB连接PC机'''

&nbsp;&nbsp;&nbsp;&nbsp;第一次把设备连接至电脑，您需要安装设备驱动，驱动由ALTERA公司提供，随Quartus II 软件一起提供给用户。 安装过程详见：[[File:video-logo.png|30px|link=Install-USB-Blaster-Driver]] [[Install-USB-Blaster-Driver|USB Blaster驱动安装教程]]<br />

&nbsp;&nbsp;&nbsp;&nbsp;图示安装教程：
<gallery  widths=480px; heights=360px>

File:USB_Blaster_usbsetup_0.jpg
File:USB_Blaster_usbsetup_1.jpg
File:USB_Blaster_usbsetup_2.jpg
File:USB_Blaster_usbsetup_3.jpg
File:USB_Blaster_usbsetup_4.jpg
File:USB_Blaster_usbsetup_5.jpg
File:USB_Blaster_usbsetup_6.jpg

</gallery>

=== 连接到目标板的接口简介 ===

下表为JTAG、AS、PS接口定义：

{| width="886" border="0" cellpadding="1" cellspacing="1" bgcolor="#cccccc"
|- bgcolor="#ffffff" class="type_483D8B"
| align="center" valign="middle" scope="row" | &nbsp;
| colspan="2" align="center" valign="middle" | JTAG
| colspan="2" align="center" valign="middle" | AS
| colspan="2" align="center" valign="middle" | PS
|- bgcolor="#ffffff" class="type_483D8B"
| align="center" valign="middle" scope="row" | PIN
| align="center" valign="middle" | 信号
| align="center" valign="middle" | 描述
| align="center" valign="middle" | 信号
| align="center" valign="middle" | 描述
| align="center" valign="middle" | 信号
| align="center" valign="middle" | 描述
|- bgcolor="#ffffff" class="type_483D8B"
| width="90" align="center" valign="middle" scope="row" | <div align="center">1</div>
| width="393" align="center" valign="middle" | TCK
| width="393" align="center" valign="middle" | 时钟信号
| width="393" align="center" valign="middle" | DCLK
| width="393" align="center" valign="middle" | 时钟信号
| width="393" align="center" valign="middle" | DCLK
| width="393" align="center" valign="middle" | 时钟信号
|- bgcolor="#F8F8FF" class="type_483D8B"
| align="center" valign="middle" scope="row" | <div align="center">2</div>
| align="center" valign="middle" class="Red_12px" | GND
| align="center" valign="middle" class="Red_12px" | 信号地
| align="center" valign="middle" class="Red_12px" | GND
| align="center" valign="middle" class="Red_12px" | 信号地
| align="center" valign="middle" class="Red_12px" | GND
| align="center" valign="middle" class="Red_12px" | 信号地
|- bgcolor="#ffffff" class="type_483D8B"
| align="center" valign="middle" scope="row" | <div align="center">3</div>
| align="center" valign="middle" | TDO
| align="center" valign="middle" | 数据输出
| align="center" valign="middle" | CONF_DONE
| align="center" valign="middle" | 配置完成
| align="center" valign="middle" | CONF_DONE
| align="center" valign="middle" | 配置完成
|- bgcolor="#F8F8FF" class="type_483D8B"
| align="center" valign="middle" scope="row" | <div align="center">4</div>
| align="center" valign="middle" | VCC(TRGT)
| align="center" valign="middle" | 电源
| align="center" valign="middle" | VCC(TRGT)
| align="center" valign="middle" | 电源
| align="center" valign="middle" | VCC(TRGT)
| align="center" valign="middle" | 电源
|- bgcolor="#ffffff" class="type_483D8B"
| align="center" valign="middle" scope="row" | <div align="center">5</div>
| align="center" valign="middle" | TMS
| align="center" valign="middle" | JTAG状态机控制
| align="center" valign="middle" | nCONFIG
| align="center" valign="middle" | 配置控制
| align="center" valign="middle" | nCONFIG
| align="center" valign="middle" | 配置控制
|- bgcolor="#F8F8FF" class="type_483D8B"
| align="center" valign="middle" scope="row" | <div align="center">6</div>
| align="center" valign="middle" | NC
| align="center" valign="middle" | 
| align="center" valign="middle" | nCE
| align="center" valign="middle" | cyclone芯片使能
| align="center" valign="middle" | NC
| align="center" valign="middle" | 
|- bgcolor="#ffffff" class="type_483D8B"
| align="center" valign="middle" scope="row" | <div align="center">7</div>
| align="center" valign="middle" | NC
| align="center" valign="middle" | &nbsp;
| align="center" valign="middle" | DATAOUT
| align="center" valign="middle" | 主动串行数据输出
| align="center" valign="middle" | nSTATUS
| align="center" valign="middle" | 配置状态
|- bgcolor="#F8F8FF" class="type_483D8B"
| align="center" valign="middle" scope="row" | <div align="center">8</div>
| align="center" valign="middle" | NC
| align="center" valign="middle" | &nbsp;
| align="center" valign="middle" | nCS
| align="center" valign="middle" | 串行设备选择
| align="center" valign="middle" | NC
| align="center" valign="middle" | &nbsp;
|- bgcolor="#ffffff" class="type_483D8B"
| align="center" valign="middle" scope="row" | <div align="center">9</div>
| align="center" valign="middle" | TDI
| align="center" valign="middle" | 数据输入
| align="center" valign="middle" | ASDI
| align="center" valign="middle" | 主动串行数据输入
| align="center" valign="middle" | DATA0
| align="center" valign="middle" | 数据输入
|- bgcolor="#F8F8FF" class="type_483D8B"
| align="center" valign="middle" scope="row" | <div align="center">10</div>
| align="center" valign="middle" class="Red_12px" | GND
| align="center" valign="middle" class="Red_12px" | 信号地
| align="center" valign="middle" class="Red_12px" | GND
| align="center" valign="middle" class="Red_12px" | 信号地
| align="center" valign="middle" class="Red_12px" | GND
| align="center" valign="middle" class="Red_12px" | 信号地
|}

<div class="imgTextWrap">

<div>标准JTAG接口：<br />[[File:USB_Blaster_as.jpg|400px]]</div>

<div>标准AS接口：<br />[[File:USB_Blaster_as.jpg|400px]]</div>

<div>标准PS接口：<br />[[File:USB_Blaster_ps.jpg|400px]]</div>


</div>
<div class="sep10px"></div>

== 软件使用说明 ==

=== 软件简介 ===

FPGA常用开发软件简介

{| width="597" border="0" cellpadding="5" cellspacing="1" bgcolor="#E3E3E3"
|- class="white_14px"
! width="90" height="30" bgcolor="#999999" | 软件名称
! width="484" bgcolor="#999999" | 简介
|- bgcolor="#FFFFFF" class="type_483D8B_12px"
| Quartus II
| Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
|- bgcolor="#FFFFFF" class="type_483D8B_12px"
| bgcolor="#F8F8FF" | SOPC Builder
| bgcolor="#F8F8FF" | SOPC Builder是一个强大的系统开发工具，能使用户在很短的时间内定义并且生成一个片上系统;SOPC Builder作为Quartus II 软件的一部分提供给用户。
|- bgcolor="#FFFFFF" class="type_483D8B_12px"
| NIOS II EDS
| NIOS II EDS(NIOS II Embeded Development Suite)是一款面对所有NIOS II处理器的软件开发环境。只需要一个运行在PC上的NIOS II EDS软件，一个ALTERA FPGA，一条下载电缆，用户就能进行NIOS II系统的程序编写或者与SOPC系统通信。
|- bgcolor="#F8F8FF" class="type_483D8B_12px"
| SignalTap II
| SignalTap II全称SignalTap II Logic Analyzer，是一款功能强大且极具实用性的FPGA片上debug工具软件，可以捕获和显示实时信号，观察在系统设计中的硬件和软件之间的互相作用。
|- bgcolor="#FFFFFF" class="type_483D8B_12px"
| height="46" | Modelsim-Altera
| Mentor公司为ALTERA CPLD/FPGA量身定做的一款仿真软件，具有RTL级和门级仿真等功能。
|}

<br/><br/>&nbsp;&nbsp;&nbsp;&nbsp;通过开发板的JTAG接口既能实现对FPGA器件的在线配置，也可编程串行配置器件。

{| style="color:red"
|-
| &nbsp;&nbsp;&nbsp;&nbsp;以下配置皆以EP3C16为例，配置时要选对应的芯片型号，如:你用的芯片是Cyclone II系列的EP2C8,那么下面操作涉及到配置为Cyclone III的改为Cyclone II，涉及到配置为EP3C16的改为EP2C8<br/>
|}

=== 利用JTAG接口在线配置FPGA（掉电后配置丢失，需要重新下载） ===

&nbsp;&nbsp;&nbsp;&nbsp;使用Quartus II下载示例程序中的Verilog和VHDL，可参看视频教程：

&nbsp;&nbsp;&nbsp;&nbsp;[[File:Video-logo.png|30px|Video-logo.png|link=Altera-Download-Verilog]] [[Altera-Download-Verilog|Verilog程序下载视频教程]]<br/>&nbsp;&nbsp;&nbsp;&nbsp;[[File:Video-logo.png|30px|Video-logo.png|link=Altera-Download-VHDL]] [[Altera-Download-VHDL|VHDL程序下载视频教程]]

&nbsp;&nbsp;&nbsp;&nbsp;在您编译完成后，就可进行配置信息的下载了，图示具体步骤如下：

#Tools-> Programmer，打开Programmer对话框，如下图所示：<br/><br/>[[File:USB-Blaster-Download-tem-1.jpg|600px|USB-Blaster-Download-tem-1.jpg]]<br/>
#点击左上角Hardware setup,如下图所示：<br/><br/>[[File:USB-Blaster-Download-tem-2.jpg|600px|USB-Blaster-Download-tem-2.jpg]]<br/>
#打开Currently selected hardware下拉菜单，选择USB_blaster,然后单击close，如下图所示：<br/><br/>[[File:USB-Blaster-Download-tem-3.jpg|600px|USB-Blaster-Download-tem-3.jpg]]<br/>
#点击Add file,选择Quartus ii 生成的SOF文件，之后勾选program/configure,如下图：<br/><br/>[[File:USB-Blaster-Download-tem-4.jpg|600px|USB-Blaster-Download-tem-4.jpg]]<br/>
#点击Start,配置开始。

=== 利用JTAG接口编程串行配置器件（掉电后配置不丢失） ===

#在File菜单下拉菜单中选择convert/programming files，操作步骤如下图：<br/><br/><gallery widths="640px" heights="480px">

File:EPCS16-configmethod-1.jpg
File:EPCS16-configmethod-2.jpg
File:EPCS16-configmethod-3.jpg
File:EPCS16-configmethod-4.jpg
File:EPCS16-configmethod-5.jpg
File:EPCS16-configmethod-6.jpg
File:EPCS16-configmethod-7.jpg
File:EPCS16-configmethod-8.jpg

</gallery><br/>
#点击Generate，几秒钟后会提示成功；和下载sof配置文件类似，打开programmer对话框，进行设置，下载MODE选择JTAG,然后把刚才生成的jic文件加载进去，如下图所示：<br/><br/>[[File:EPCS16-Download.jpg|600px|EPCS16-Download.jpg]]<br/>
#点击start开始下载，下载速度会有点慢，这是正常的，因为这个过程首先要对FPGA进行配置，之后再通过JTAG-ASMI bridge编程Flash。<br/>
#之后切断电源，然后再次重新上电，（或者按下板子的nconfig按键），之后FPGA重配置，说明程序已经固化成功。<br/>