



PIC16F785/HV785

数据手册

采用双相异步反馈 PWM
双高速比较器和
双运算放大器的
20 引脚 8 位
CMOS 闪存单片机

请注意以下有关 Microchip 器件代码保护功能的要点:

- Microchip 的产品均达到 Microchip 数据手册中所述的技术指标。
- Microchip 确信: 在正常使用的情况下, Microchip 系列产品是当今市场上同类产品中最安全的产品之一。
- 目前, 仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知, 所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的。这样做的人极可能侵犯了知识产权。
- Microchip 愿与那些注重代码完整性的客户合作。
- Microchip 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是“牢不可破”的。

代码保护功能处于持续发展。Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视为违反了《数字器件千年版权法案 (Digital Millennium Copyright Act)》。如果这种行为导致他人在未经授权的情况下, 能访问您的软件或其他受版权保护的成果, 您有权依据该法案提起诉讼, 从而制止这种行为。

提供本文档的中文版本仅为了便于理解。请勿忽视文档中包含的英文部分, 因为其中提供了有关 Microchip 产品性能和使用情况的有用信息。Microchip Technology Inc. 及其分公司和相关公司、各级主管与员工及事务代理机构对译文中可能存在的任何差错不承担任何责任。建议参考 Microchip Technology Inc. 的英文原版文档。

本出版物中所述的器件应用信息及其他类似内容仅为您提供便利, 它们可能由更新之信息所替代。确保应用符合技术规范, 是您自身应负的责任。Microchip 对这些信息不作任何明示或暗示、书面或口头、法定或其他形式的声明或担保, 包括但不限于针对其使用情况、质量、性能、适销性或特定用途的适用性的声明或担保。Microchip 对因这些信息及使用这些信息而引起的后果不承担任何责任。如果将 Microchip 器件用于生命维持和 / 或生命安全应用, 一切风险由买方自负。买方同意在由此引发任何一切伤害、索赔、诉讼或费用时, 会维护和保障 Microchip 免于承担法律责任, 并加以赔偿。在 Microchip 知识产权保护下, 不得暗中以其他方式转让任何许可证。

商标

Microchip 名称和徽标组合、Microchip 徽标、Accuron、dsPIC、KEELOQ、microID、MPLAB、PIC、PICmicro、PICSTART、PRO MATE、PowerSmart、rfPIC 和 SmartShunt 均为 Microchip Technology Incorporated 在美国及其他国家或地区的注册商标。

AmpLab、FilterLab、MigratableMemory、MXDEV、MXLAB、SEEVAL、SmartSensor 和 The Embedded Control Solutions Company 均为 Microchip Technology Incorporated 在美国的注册商标。

Analog-for-the-Digital Age、Application Maestro、CodeGuard、dsPICDEM、dsPICDEM.net、dsPICworks、ECAN、ECONOMONITOR、FanSense、FlexROM、fuzzyLAB、In-Circuit Serial Programming、ICSP、ICEPIC、Linear Active Thermistor、Mindi、MiWi、MPASM、MPLIB、MPLINK、PICKit、PICDEM、PICDEM.net、PICLAB、PICKtail、PowerCal、PowerInfo、PowerMate、PowerTool、REAL ICE、rfLAB、rfPICDEM、Select Mode、Smart Serial、SmartTel、Total Endurance、UNI/O、WiperLock 和 ZENA 均为 Microchip Technology Incorporated 在美国及其他国家或地区的商标。

SQTP 是 Microchip Technology Incorporated 在美国的服务标记。

在此提及的所有其他商标均为各持有公司所有。

© 2006, Microchip Technology Incorporated. 版权所有。

QUALITY MANAGEMENT SYSTEM
CERTIFIED BY DNV
== ISO/TS 16949:2002 ==

Microchip 位于美国亚利桑那州 Chandler 和 Tempe、位于俄勒冈州 Gresham 及位于加利福尼亚州 Mountain View 的全球总部、设计中心和晶圆生产厂均于通过了 ISO/TS-16949:2002 认证。公司在 PIC® 8 位单片机、KEELOQ® 跳码器件、串行 EEPROM、单片机外设、非易失性存储器及模拟产品方面的质量体系流程均符合 ISO/TS-16949:2002。此外, Microchip 在开发系统的设计和生产方面的质量体系也已通过了 ISO 9001:2000 认证。

20 引脚 8 位 CMOS 闪存单片机

高性能 RISC CPU:

- 仅需学习 35 条指令:
 - 除跳转指令外, 其余均为单周期指令
- 工作速度:
 - DC – 20 MHz 振荡器输入
 - DC – 200 ns 指令周期
- 中断能力
- 8 级深硬件堆栈
- 直接、间接和相对寻址模式

特殊单片机特性:

- 高精度内部振荡器:
 - 出厂校准至 $\pm 1\%$
 - 软件可选择 8 MHz 至 32 kHz 的频率范围
 - 可用软件调整
 - 双速启动模式
 - 用于关键应用的晶体故障检测
 - 工作时切换时钟模式以节电
- 省电的休眠模式
- 宽工作电压范围 (2.0V-5.5V)
- 工业和扩展级温度范围
- 上电复位 (Power-on Reset, POR)
- 上电延时定时器 (Power-up Timer, PWRT) 和振荡器启动定时器 (Oscillator Start-up Timer, OST)
- 带软件控制选择的欠压复位 (Brown-out Reset, BOR)
- 增强型低电流看门狗定时器 (Watchdog Timer, WDT), 带有片上振荡器 (预分频器最大时, 软件可选择的标称值为 268 秒), 可用软件启动
- 带上拉 / 输入引脚的复用式主清零功能
- 可编程代码保护
- 高耐久性的闪存 / EEPROM 存储单元:
 - 闪存耐写次数达 100,000 次
 - EEPROM 耐写次数达 1,000,000 次
 - 闪存 / 数据 EEPROM 数据保存时间 > 40 年

低功耗特性:

- 待机电流:
 - 2.0V 时典型值为 30 nA
- 工作电流:
 - 32 kHz、2.0V 时典型值为 8.5 μ A
 - 1 MHz、2.0V 时典型值为 100 μ A
- 看门狗定时器电流:
 - 2.0V 时典型值为 1 μ A
- Timer1 振荡器电流:
 - 32 kHz、2.0V 时典型值为 2 μ A

外设特性:

- 高速比较器模块, 具有:
 - 2 个独立的模拟比较器
 - 片上可编程比较器参考电压 (CVREF) 模块 (V_{DD} 的 %)
 - 1.2V 带隙参考电压
 - 可从外部访问比较器输入和输出
 - < 40 ns 传播延时
 - 2 mV 失调电压, 典型值
- 带有 2 个独立运放的运算放大器模块:
 - 3 MHz GBWP, 典型值
 - 可从外部访问所有 I/O 引脚
- 双相异步反馈 PWM 模块:
 - 带有可编程死区延时的互补输出
 - 无限分辨率模拟占空比
 - 用于多相 PWM 的同步输出 / 输入
 - 最高 PWM 频率为 $F_{osc}/2$
- A/D 转换器:
 - 10 位精度和 14 路通道 (2 路内部)
- 17 个 I/O 引脚和 1 个只用作输入的引脚:
 - 高灌 / 拉电流能力, 可直接驱动 LED
 - 引脚电平变化中断
 - 独立可编程弱上拉
- Timer0: 带有 8 位可编程预分频器的 8 位定时器 / 计数器
- 增强型 Timer1:
 - 带有预分频器的 16 位定时器 / 计数器
 - 外部门控输入模式
 - 如果选用 INTOSC 模式, 在 LP 模式下可选择 OSC1 或 OSC2 作为 Timer1 的振荡器
- Timer2: 带有 8 位周期寄存器、预分频器和后分频器的 8 位定时器 / 计数器
- 捕捉、比较和 PWM 模块:
 - 16 位捕捉, 最大精度 12.5 ns
 - 比较, 最大精度 200 ns
 - 带有 1 路输出通道的 10 位 PWM, 最高频率 20 kHz
- 通过两个引脚进行在线串行编程 (In-Circuit Serial Programming™, ICSP™)
- 并联稳压器 (仅限 PIC16HV785)
 - 5V 稳压
 - 4 mA 至 50 mA 并联电流范围

PIC16F785/HV785

器件	程序存储器	数据存储器		I/O	10 位 A/D (通道)	运放	比较器	CCP	双相 PWM	8/16 位 定时器	并联 稳压器
	闪存 (字)	SRAM (字节)	EEPROM (字节)								
PIC16F785	2048	128	256	17+1	12+2	2	2	1	1	2/1	0
PIC16HV785	2048	128	256	17+1	12+2	2	2	1	1	2/1	1

双列直插引脚图




表 1: 双列直插引脚说明

I/O	引脚	模拟	比较器	运放	PWM	定时器	CCP	中断	上拉	基本
RA0	19	AN0	C1IN+	—	—	—	—	IOC	Y	ICSPDAT
RA1	18	AN1/VREF	C12IN0-	—	—	—	—	IOC	Y	ICSPCLK
RA2	17	AN2	C1OUT	—	—	T0CKI	—	INT/IOC	Y	—
RA3 ⁽¹⁾	4	—	—	—	—	—	—	IOC	Y	MCLR/VPP
RA4	3	AN3	—	—	—	T1G	—	IOC	Y	OSC2/CLKOUT
RA5	2	—	—	—	—	T1CKI	—	IOC	Y	OSC1/CLKIN
RB4	13	AN10	—	OP2-	—	—	—	—	—	—
RB5	12	AN11	—	OP2+	—	—	—	—	—	—
RB6 ⁽²⁾	11	—	—	—	—	—	—	—	—	—
RB7	10	—	—	—	SYNC	—	—	—	—	—
RC0	16	AN4	C2IN+	—	—	—	—	—	—	—
RC1	15	AN5	C12IN1-	—	PH1	—	—	—	—	—
RC2	14	AN6	C12IN2-	OP2	—	—	—	—	—	—
RC3	7	AN7	C12IN3-	OP1	—	—	—	—	—	—
RC4	6	—	C2OUT	—	PH2	—	—	—	—	—
RC5	5	—	—	—	—	—	CCP1	—	—	—
RC6	8	AN8	—	OP1-	—	—	—	—	—	—
RC7	9	AN9	—	OP1+	—	—	—	—	—	—
—	1	—	—	—	—	—	—	—	—	VDD
—	20	—	—	—	—	—	—	—	—	VSS

注 1: 仅为输入。

2: 漏极开路。

QFN (4x4x0.9) 引脚图




表 2: QFN 引脚说明

I/O	引脚	模拟	比较器	运放	PWM	定时器	CCP	中断	上拉	基本
RA0	16	AN0	C1IN+	—	—	—	—	IOC	Y	ICSPDAT
RA1	15	AN1/VREF	C12IN0-	—	—	—	—	IOC	Y	ICSPCLK
RA2	14	AN2	C1OUT	—	—	T0CKI	—	INT/IOC	Y	—
RA3 ⁽¹⁾	1	—	—	—	—	—	—	IOC	Y	MCLR/VPP
RA4	20	AN3	—	—	—	T1G	—	IOC	Y	OSC2/CLKOUT
RA5	19	—	—	—	—	T1CKI	—	IOC	Y	OSC1/CLKIN
RB4	10	AN10	—	OP2-	—	—	—	—	—	—
RB5	9	AN11	—	OP2+	—	—	—	—	—	—
RB6 ⁽²⁾	8	—	—	—	—	—	—	—	—	—
RB7	7	—	—	—	SYNC	—	—	—	—	—
RC0	13	AN4	C2IN+	—	—	—	—	—	—	—
RC1	12	AN5	C12IN1-	—	PH1	—	—	—	—	—
RC2	11	AN6	C12IN2-	OP2	—	—	—	—	—	—
RC3	4	AN7	C12IN3-	OP1	—	—	—	—	—	—
RC4	3	—	C2OUT	—	PH2	—	—	—	—	—
RC5	2	—	—	—	—	—	CCP1	—	—	—
RC6	5	AN8	—	OP1-	—	—	—	—	—	—
RC7	6	AN9	—	OP1+	—	—	—	—	—	—
—	18	—	—	—	—	—	—	—	—	VDD
—	17	—	—	—	—	—	—	—	—	VSS

注 1: 仅为输入。

2: 漏极开路。

PIC16F785/HV785

目录

1.0 器件概述	5
2.0 存储器构成	9
3.0 时钟源	23
4.0 I/O 端口	35
5.0 Timer0 模块	49
6.0 具备门控功能的 Timer1 模块	51
7.0 Timer2 模块	55
8.0 捕捉 / 比较 / PWM (CCP) 模块	57
9.0 比较器模块	63
10.0 参考电压	70
11.0 运算放大器 (OPA) 模块	75
12.0 模数转换器 (A/D) 模块	79
13.0 双相 PWM	91
14.0 数据 EEPROM 存储器	103
15.0 CPU 的特殊功能	107
16.0 稳压器	126
17.0 指令集汇总	127
18.0 开发支持	137
19.0 电气规范	141
20.0 直流和交流特性图表	163
21.0 封装信息	165
附录 A: 数据手册版本历史	171
附录 B: 从其他 PIC® 器件移植	171
索引	173
Microchip 网站	178
变更通知客户服务	178
客户支持	178
读者反馈表	179
产品标识体系	181

致客户

我们旨在提供最佳文档供客户正确使用 Microchip 产品。为此，我们将不断改进出版物的内容和质量，使之更好地满足您的要求。出版物的质量将随新文档及更新版本的推出而得到提升。

如果您对本出版物有任何问题和建议，请通过电子邮件联系我公司 TRC 经理，电子邮件地址为 CTRC@microchip.com，或将本数据手册后附的《读者反馈表》传真到 86-21-5407 5066。我们期待您的反馈。

最新数据手册

欲获得本数据手册的最新版本，请查询我公司的网站：

<http://www.microchip.com>

查看数据手册中任意一页下边角处的文献编号即可确定其版本。文献编号中数字串后的字母是版本号，例如：DS30000A 是 DS30000 的 A 版本。

勘误表

现有器件可能带有一份勘误表，描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法。一旦我们了解到器件 / 文档存在某些差异时，就会发布勘误表。勘误表上将注明其所适用的硅片版本和文件版本。

欲了解某一器件是否存在勘误表，请通过以下方式之一查询：

- Microchip 网站 <http://www.microchip.com>
- 当地 Microchip 销售办事处（见最后一页）

在联络销售办事处时，请说明您所使用的器件型号、硅片版本和数据手册版本（包括文献编号）。

客户通知系统


欲及时获知 Microchip 产品的最新信息，请到我公司网站 www.microchip.com 上注册。

1.0 器件概述

本文档包含了 PIC16F785/HV785 的器件特定信息。其他信息可参见《PIC® 中档单片机系列参考手册》(DS33023_CN)，该参考手册可从当地 Microchip 销售代表处获得，或者从 Microchip 网站下载。该参考手册可视为本数据手册的补充文档，我们强烈建议阅读它，以使读者更好地了解器件架构以及外设模块的操作。

本数据手册涵盖 PIC16F785/HV785 器件。器件采用 20 引脚 PDIP、SOIC、SSOP 和 QFN 封装。图 1-1 所示为 PIC16F785/HV785 器件的框图。表 1-1 为引脚说明。

图 1-1: PIC16F785/HV785 框图



PIC16F785/HV785

表 1-1: PIC16F785/HV785 引脚说明

名称	功能	输入类型	输出类型	说明
RA0/AN0/C1IN+/ICSPDAT	RA0	TTL	CMOS	带可编程上拉和电平变化中断的 PORTA I/O
	AN0	AN	—	A/D 通道 0 的输入
	C1IN+	AN	—	比较器 1 的同相输入
	ICSPDAT	ST	CMOS	串行编程数据 I/O
RA1/AN1/C12IN0-/VREF/ICSPCLK	RA1	TTL	CMOS	带可编程上拉和电平变化中断的 PORTA I/O
	AN1	AN	—	A/D 通道 1 的输入
	C12IN0-	AN	—	比较器 1 和 2 的同相输入
	VREF	AN	AN	A/D 的外部参考电压，经缓冲的参考输出
	ICSPCLK	ST	—	串行编程时钟
RA2/AN2/T0CKI/INT/C1OUT	RA2	ST	CMOS	带可编程上拉和电平变化中断的 PORTA I/O
	AN2	AN	—	A/D 通道 2 的输入
	T0CKI	ST	—	Timer0 时钟输入
	INT	ST	—	外部中断
	C1OUT	—	CMOS	比较器 1 的输出
RA3/MCLR/Vpp	RA3	TTL	—	带可编程上拉和电平变化中断的 PORTA 输入
	MCLR	ST	—	带内部上拉的主清零
	VPP	HV	—	编程电压
RA4/AN3/T1G/OSC2/CLKOUT	RA4	TTL	CMOS	带可编程上拉和电平变化中断的 PORTA I/O
	AN3	AN	—	A/D 通道 3 的输入
	T1G	ST	—	Timer1 门控
	OSC2	—	XTAL	晶体 / 谐振器
	CLKOUT	—	CMOS	Fosc/4 输出
RA5/T1CKI/OSC1/CLKIN	RA5	TTL	CMOS	带可编程上拉和电平变化中断的 PORTA I/O
	T1CKI	ST	—	Timer1 时钟
	OSC1	XTAL	—	晶体 / 谐振器
	CLKIN	ST	—	外部时钟输入 /RC 振荡器连接
RB4/AN10/OP2-	RB4	TTL	CMOS	PORTB I/O
	AN10	AN	—	A/D 通道 10 的输入
	OP2-	—	AN	运放 2 的反相输入
RB5/AN11/OP2+	RB5	TTL	CMOS	PORTB I/O
	AN11	AN	—	A/D 通道 11 的输入
	OP2+	—	AN	运放 2 的同相输入
RB6	RB6	TTL	OD	PORTB I/O。开漏输出
RB7/SYNC	RB7	TTL	CMOS	PORTB I/O
	SYNC	ST	CMOS	主控 PWM 同步输出或从动 PWM 同步输入
RC0/AN4/C2IN+	RC0	TTL	CMOS	PORTC I/O
	AN4	AN	—	A/D 通道 4 的输入
	C2IN+	AN	—	比较器 2 的同相输入

图注: TTL = TTL 输入缓冲器, ST = 施密特输入缓冲器, AN = 模拟, OD = 开漏输出,
HV = 高电压

表 1-1: PIC16F785/HV785 引脚说明 (续)

名称	功能	输入类型	输出类型	说明
RC1/AN5/C12IN1-/PH1	RC1	TTL	CMOS	PORTC I/O
	AN5	AN	—	A/D 通道 5 的输入
	C12IN1-	AN	—	比较器 1 和 2 的反相输入
	PH1	—	CMOS	PWM 第 1 相的输入
RC2/AN6/C12IN2-/OP2	RC2	TTL	CMOS	PORTC I/O
	AN6	AN	—	A/D 通道 6 的输入
	C12IN2-	AN	—	比较器 1 和 2 的反相输入
	OP2	—	AN	运放 2 的输出
RC3/AN7/C12IN3-/OP1	RC3	TTL	CMOS	PORTC I/O
	AN7	AN	—	A/D 通道 7 的输入
	C12IN3-	AN	—	比较器 1 和 2 的反相输入
	OP1	—	AN	运放 1 的输出
RC4/C2OUT/PH2	RC4	TTL	CMOS	PORTC I/O
	C2OUT	—	CMOS	比较器 2 的输出
	PH2	—	CMOS	PWM 第 2 相的输出
RC5/CCP1	RC5	TTL	CMOS	PORTC I/O
	CCP1	ST	CMOS	捕捉输入 / 比较输出
RC6/AN8/OP1-	RC6	TTL	CMOS	PORTC I/O
	AN8	AN	—	A/D 通道 8 的输入
	OP1-	AN	—	运放 1 的反相输入
RC7/AN9/OP1+	RC7		CMOS	PORTC I/O
	AN9	AN	—	A/D 通道 9 的输入
	OP1+	AN	—	运放 1 的同相输入
Vss	Vss	电源	—	接地参考
VDD	VDD	电源	—	正电源

图注: TTL = TTL 输入缓冲器, ST = 施密特输入缓冲器, AN = 模拟, OD = 开漏输出, HV = 高电压

PIC16F785/HV785


注:

2.0 存储器构成

2.1 程序存储器构成

PIC16F785/HV785 器件具有一个 13 位程序计数器，能够寻址 8K x 14 的程序存储空间。只有 PIC16F785/HV785 的第一个 2K x 14 (0000h-07FFh) 是物理实现的。访问超出上述界限的存储单元，将回到原来的第一个 2K x 14 空间内。复位向量位于 0000h，而中断向量位于 0004h (见图 2-1)。

图 2-1: PIC16F785/HV785 的程序存储器映射图和堆栈



2.2 数据存储器构成

数据存储器 (见图 2-2) 分为四个存储区 (Bank)，这四个存储区中包含通用寄存器 (General Purpose Register, GPR) 和特殊功能寄存器 (Special Function Register, SFR)。特殊功能寄存器位于每个存储区的前 32 个单元中。Bank 0 的寄存器单元 20h-7Fh 和 Bank 1 的 A0h-BFh 是通用寄存器，以静态 RAM 的形式实现。Bank 1 (F0h-FFh)、Bank 2 (170h-17Fh) 和 Bank 3 (1F0h-1FFh) 中的最后十六个寄存器单元指向 Bank 0 中的地址 70h-7Fh。所有其他 RAM 均未使用，读取时返回 0。

访问数据存储器存储区的任何单元需要七个地址位。访问四个存储区则还需要额外两个地址位。直接访问数据存储器时，地址位的低 7 位包含在操作码中，高 2 位包含在状态 (STATUS) 寄存器中。RP0 和 RP1 (STATUS<5> 和 STATUS<6>) 是数据存储器地址位的高 2 位，也是存储区选择位。表 2-1 列出了如何访问寄存器的 4 个存储区。

表 2-1: 存储区选择

	RP1	RP0
Bank 0	0	0
Bank 1	0	1
Bank 2	1	0
Bank 3	1	1

2.2.1 通用寄存器文件

PIC16F785/HV785 的寄存器文件存储区组织为 128 x 8。每个寄存器可以通过操作码包含的 7 位地址直接访问，也可以通过文件选择寄存器 (File Select Register, FSR) 间接访问。使用 FSR 访问数据存储器时，数据存储器地址位的低 8 位包含在 FSR 中，而第 9 个最高位包含在状态寄存器的 IRP 位 (STATUS<7>) 中 (见第 2.4 节)。

2.2.2 特殊功能寄存器

特殊功能寄存器为 CPU 和外设模块用来控制器件进行所需操作的寄存器 (见表 2-2)。这些寄存器皆为静态 RAM。

特殊功能寄存器可分为两类，即：内核和外设。本节将介绍与“内核”相关的特殊功能寄存器。与外设模块相关的特殊功能寄存器将在相应的外设模块功能章节中介绍。

PIC16F785/HV785

图 2-2: PIC16F785/HV785 的数据存储器映射图

文件地址		文件地址		文件地址		文件地址																																																																																																																																																																																																																																																																									
间接寻址 ⁽¹⁾	00h	间接寻址 ⁽¹⁾	80h	间接寻址 ⁽¹⁾	100h	间接寻址 ⁽¹⁾	180h																																																																																																																																																																																																																																																																								
TMR0	01h	OPTION_REG	81h	TMR0	101h	OPTION_REG	181h																																																																																																																																																																																																																																																																								
PCL	02h	PCL	82h	PCL	102h	PCL	182h																																																																																																																																																																																																																																																																								
STATUS	03h	STATUS	83h	STATUS	103h	STATUS	183h																																																																																																																																																																																																																																																																								
FSR	04h	FSR	84h	FSR	104h	FSR	184h																																																																																																																																																																																																																																																																								
PORTA	05h	TRISA	85h	PORTA	105h	TRISA	185h																																																																																																																																																																																																																																																																								
PORTB	06h	TRISB	86h	PORTB	106h	TRISB	186h																																																																																																																																																																																																																																																																								
PORTC	07h	TRISC	87h	PORTC	107h	TRISC	187h		08h		88h		108h		188h		09h		89h		109h		189h	PCLATH	0Ah	PCLATH	8Ah	PCLATH	10Ah	PCLATH	18Ah	INTCON	0Bh	INTCON	8Bh	INTCON	10Bh	INTCON	18Bh	PIR1	0Ch	PIE1	8Ch		10Ch	PIE1	18Ch		0Dh		8Dh		10Dh		18Dh	TMR1L	0Eh	PCON	8Eh		10Eh		18Eh	TMR1H	0Fh	OSCCON	8Fh		10Fh		18Fh	T1CON	10h	OSCTUNE	90h	PWMCON1	110h		190h	TMR2	11h	ANSEL0	91h	PWMCON0	111h		191h	T2CON	12h	PR2	92h	PWMCLK	112h		192h	CCPR1L	13h	ANSEL1	93h	PWMPH1	113h		193h	CCPR1H	14h		94h	PWMPH2	114h		194h	CCP1CON	15h	WPUA	95h		115h		195h		16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3	
	08h		88h		108h		188h		09h		89h		109h		189h	PCLATH	0Ah	PCLATH	8Ah	PCLATH	10Ah	PCLATH	18Ah	INTCON	0Bh	INTCON	8Bh	INTCON	10Bh	INTCON	18Bh	PIR1	0Ch	PIE1	8Ch		10Ch	PIE1	18Ch		0Dh		8Dh		10Dh		18Dh	TMR1L	0Eh	PCON	8Eh		10Eh		18Eh	TMR1H	0Fh	OSCCON	8Fh		10Fh		18Fh	T1CON	10h	OSCTUNE	90h	PWMCON1	110h		190h	TMR2	11h	ANSEL0	91h	PWMCON0	111h		191h	T2CON	12h	PR2	92h	PWMCLK	112h		192h	CCPR1L	13h	ANSEL1	93h	PWMPH1	113h		193h	CCPR1H	14h		94h	PWMPH2	114h		194h	CCP1CON	15h	WPUA	95h		115h		195h		16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3									
	09h		89h		109h		189h	PCLATH	0Ah	PCLATH	8Ah	PCLATH	10Ah	PCLATH	18Ah	INTCON	0Bh	INTCON	8Bh	INTCON	10Bh	INTCON	18Bh	PIR1	0Ch	PIE1	8Ch		10Ch	PIE1	18Ch		0Dh		8Dh		10Dh		18Dh	TMR1L	0Eh	PCON	8Eh		10Eh		18Eh	TMR1H	0Fh	OSCCON	8Fh		10Fh		18Fh	T1CON	10h	OSCTUNE	90h	PWMCON1	110h		190h	TMR2	11h	ANSEL0	91h	PWMCON0	111h		191h	T2CON	12h	PR2	92h	PWMCLK	112h		192h	CCPR1L	13h	ANSEL1	93h	PWMPH1	113h		193h	CCPR1H	14h		94h	PWMPH2	114h		194h	CCP1CON	15h	WPUA	95h		115h		195h		16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																	
PCLATH	0Ah	PCLATH	8Ah	PCLATH	10Ah	PCLATH	18Ah	INTCON	0Bh	INTCON	8Bh	INTCON	10Bh	INTCON	18Bh	PIR1	0Ch	PIE1	8Ch		10Ch	PIE1	18Ch		0Dh		8Dh		10Dh		18Dh	TMR1L	0Eh	PCON	8Eh		10Eh		18Eh	TMR1H	0Fh	OSCCON	8Fh		10Fh		18Fh	T1CON	10h	OSCTUNE	90h	PWMCON1	110h		190h	TMR2	11h	ANSEL0	91h	PWMCON0	111h		191h	T2CON	12h	PR2	92h	PWMCLK	112h		192h	CCPR1L	13h	ANSEL1	93h	PWMPH1	113h		193h	CCPR1H	14h		94h	PWMPH2	114h		194h	CCP1CON	15h	WPUA	95h		115h		195h		16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																									
INTCON	0Bh	INTCON	8Bh	INTCON	10Bh	INTCON	18Bh	PIR1	0Ch	PIE1	8Ch		10Ch	PIE1	18Ch		0Dh		8Dh		10Dh		18Dh	TMR1L	0Eh	PCON	8Eh		10Eh		18Eh	TMR1H	0Fh	OSCCON	8Fh		10Fh		18Fh	T1CON	10h	OSCTUNE	90h	PWMCON1	110h		190h	TMR2	11h	ANSEL0	91h	PWMCON0	111h		191h	T2CON	12h	PR2	92h	PWMCLK	112h		192h	CCPR1L	13h	ANSEL1	93h	PWMPH1	113h		193h	CCPR1H	14h		94h	PWMPH2	114h		194h	CCP1CON	15h	WPUA	95h		115h		195h		16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																	
PIR1	0Ch	PIE1	8Ch		10Ch	PIE1	18Ch		0Dh		8Dh		10Dh		18Dh	TMR1L	0Eh	PCON	8Eh		10Eh		18Eh	TMR1H	0Fh	OSCCON	8Fh		10Fh		18Fh	T1CON	10h	OSCTUNE	90h	PWMCON1	110h		190h	TMR2	11h	ANSEL0	91h	PWMCON0	111h		191h	T2CON	12h	PR2	92h	PWMCLK	112h		192h	CCPR1L	13h	ANSEL1	93h	PWMPH1	113h		193h	CCPR1H	14h		94h	PWMPH2	114h		194h	CCP1CON	15h	WPUA	95h		115h		195h		16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																									
	0Dh		8Dh		10Dh		18Dh	TMR1L	0Eh	PCON	8Eh		10Eh		18Eh	TMR1H	0Fh	OSCCON	8Fh		10Fh		18Fh	T1CON	10h	OSCTUNE	90h	PWMCON1	110h		190h	TMR2	11h	ANSEL0	91h	PWMCON0	111h		191h	T2CON	12h	PR2	92h	PWMCLK	112h		192h	CCPR1L	13h	ANSEL1	93h	PWMPH1	113h		193h	CCPR1H	14h		94h	PWMPH2	114h		194h	CCP1CON	15h	WPUA	95h		115h		195h		16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																	
TMR1L	0Eh	PCON	8Eh		10Eh		18Eh	TMR1H	0Fh	OSCCON	8Fh		10Fh		18Fh	T1CON	10h	OSCTUNE	90h	PWMCON1	110h		190h	TMR2	11h	ANSEL0	91h	PWMCON0	111h		191h	T2CON	12h	PR2	92h	PWMCLK	112h		192h	CCPR1L	13h	ANSEL1	93h	PWMPH1	113h		193h	CCPR1H	14h		94h	PWMPH2	114h		194h	CCP1CON	15h	WPUA	95h		115h		195h		16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																									
TMR1H	0Fh	OSCCON	8Fh		10Fh		18Fh	T1CON	10h	OSCTUNE	90h	PWMCON1	110h		190h	TMR2	11h	ANSEL0	91h	PWMCON0	111h		191h	T2CON	12h	PR2	92h	PWMCLK	112h		192h	CCPR1L	13h	ANSEL1	93h	PWMPH1	113h		193h	CCPR1H	14h		94h	PWMPH2	114h		194h	CCP1CON	15h	WPUA	95h		115h		195h		16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																	
T1CON	10h	OSCTUNE	90h	PWMCON1	110h		190h	TMR2	11h	ANSEL0	91h	PWMCON0	111h		191h	T2CON	12h	PR2	92h	PWMCLK	112h		192h	CCPR1L	13h	ANSEL1	93h	PWMPH1	113h		193h	CCPR1H	14h		94h	PWMPH2	114h		194h	CCP1CON	15h	WPUA	95h		115h		195h		16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																									
TMR2	11h	ANSEL0	91h	PWMCON0	111h		191h	T2CON	12h	PR2	92h	PWMCLK	112h		192h	CCPR1L	13h	ANSEL1	93h	PWMPH1	113h		193h	CCPR1H	14h		94h	PWMPH2	114h		194h	CCP1CON	15h	WPUA	95h		115h		195h		16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																	
T2CON	12h	PR2	92h	PWMCLK	112h		192h	CCPR1L	13h	ANSEL1	93h	PWMPH1	113h		193h	CCPR1H	14h		94h	PWMPH2	114h		194h	CCP1CON	15h	WPUA	95h		115h		195h		16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																									
CCPR1L	13h	ANSEL1	93h	PWMPH1	113h		193h	CCPR1H	14h		94h	PWMPH2	114h		194h	CCP1CON	15h	WPUA	95h		115h		195h		16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																	
CCPR1H	14h		94h	PWMPH2	114h		194h	CCP1CON	15h	WPUA	95h		115h		195h		16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																									
CCP1CON	15h	WPUA	95h		115h		195h		16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																	
	16h	IOCA	96h		116h		196h		17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																									
	17h		97h		117h		197h	WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																	
WDTCN	18h	REFCON	98h		118h		198h		19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																									
	19h	VRCON	99h	CM1CON0	119h		199h		1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																	
	1Ah	EEDAT	9Ah	CM2CON0	11Ah		19Ah		1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																									
	1Bh	EEADR	9Bh	CM2CON1	11Bh		19Bh		1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																																	
	1Ch	EECON1	9Ch	OPA1CON	11Ch		19Ch		1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																																									
	1Dh	EECON2 ⁽¹⁾	9Dh	OPA2CON	11Dh		19Dh	ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																																																	
ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh	ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																																																									
ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh		20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																																																																	
	20h		A0h		120h		1A0h	通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																																																																									
通用寄存器		通用寄存器						96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																																																																																	
96 字节		32 字节									BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																																																																																									
			BFh								C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																																																																																																	
			C0h						6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																																																																																																									
	6Fh		EFh		16Fh		1EFh		70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																																																																																																																	
	70h	访问 Bank 0	F0h	访问 Bank 0	170h	访问 Bank 0	1F0h		7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																																																																																																																									
	7Fh		FFh		17Fh		1FFh	Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																																																																																																																																	
Bank 0		Bank 1		Bank 2		Bank 3																																																																																																																																																																																																																																																																									

■ 未实现数据存储器单元，读为 0。

注 1：非物理寄存器。

表 2-2: PIC16F785/HV785 特殊功能寄存器汇总, BANK 0

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	页
Bank 0											
00h	INDF	寻址此单元使用 FSR 的内容寻址数据存储器（非物理寄存器）								xxxx xxxx	22,114
01h	TMR0	Timer0 模块寄存器								xxxx xxxx	49,114
02h	PCL	程序计数器（Program Counter, PC）的低位字节								0000 0000	21,114
03h	STATUS	IRP	RP1	RP0	TO	PD	Z	DC	C	0001 1xxx	15,114
04h	FSR	间接数据存储器地址指针								xxxx xxxx	22,114
05h	PORTA ⁽¹⁾	—	—	RA5	RA4	RA3	RA2	RA1	RA0	--x0 x000	35,114
06h	PORTB ⁽¹⁾	RB7	RB6	RB5	RB4	—	—	—	—	xx00 ----	42,114
07h	PORTC ⁽¹⁾	RC7	RC6	RC5	RC4	RC3	RC2	RC1	RC0	00xx 0000	45,114
08h	—	未实现								—	—
09h	—	未实现								—	—
0Ah	PCLATH	—	—	—	程序计数器高 5 位的写缓冲器					---0 0000	21,114
0Bh	INTCON	GIE	PEIE	TOIE	INTE	RAIE	TOIF	INTF	RAIF	0000 0000	17,114
0Ch	PIR1	EEIF	ADIF	CCP1IF	C2IF	C1IF	OSFIF	TMR2IF	TMR1IF	0000 0000	19,114
0Dh	—	未实现								—	—
0Eh	TMR1L	16 位 TMR1 低位字节的保持寄存器								xxxx xxxx	52,114
0Fh	TMR1H	16 位 TMR1 高位字节的保持寄存器								xxxx xxxx	52,114
10h	T1CON	T1GINV	TMR1GE	T1CKPS1	T1CKPS0	T1OSCEN	T1SYNC	TMR1CS	TMR1ON	0000 0000	53,114
11h	TMR2	Timer2 模块寄存器								0000 0000	55,114
12h	T2CON	—	TOUTPS3	TOUTPS2	TOUTPS1	TOUTPS0	TMR2ON	T2CKPS1	T2CKPS0	-000 0000	55,114
13h	CCPR1L	捕捉 / 比较 / PWM 寄存器 1 低位字节								xxxx xxxx	58,114
14h	CCPR1H	捕捉 / 比较 / PWM 寄存器 1 高位字节								xxxx xxxx	58,114
15h	CCP1CON	—	—	DC1B1	DC1B0	CCP1M3	CCP1M2	CCP1M1	CCP1M0	--00 0000	58,114
16h	—	未实现								—	—
17h	—	未实现								—	—
18h	WDTCON	—	—	—	WDTPS3	WDTPS2	WDTPS1	WDTPS0	SWDTEN	---0 1000	122,114
19h	—	未实现								—	—
1Ah	—	未实现								—	—
1Bh	—	未实现								—	—
1Ch	—	未实现								—	—
1Dh	—	未实现								—	—
1Eh	ADRESH	左对齐 A/D 结果的高 8 位或右对齐 A/D 结果的高 2 位								xxxx xxxx	81,114
1Fh	ADCON0	ADFM	VCFG	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON	0000 0000	83,114

图注: — = 未实现单元读为 0, u = 不变, x = 未知, q = 取值视具体情况而定, 阴影 = 未实现

注 1: 复位后, 即使数据锁存值未定义 (POR) 或不变 (其他复位), 由 ANSEL0 和 ANSEL1 寄存器控制的具有模拟功能的引脚也会立即读为 0。

PIC16F785/HV785

表 2-3: PIC16F785/HV785 特殊功能寄存器汇总, BANK 1

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	页
Bank 1											
80h	INDF	寻址此单元使用 FSR 的内容寻址数据存储器（非物理寄存器）								xxxx xxxx	22,114
81h	OPTION_REG	RAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	16,114
82h	PCL	程序计数器（PC）的低位字节								0000 0000	21,114
83h	STATUS	IRP	RP1	RP0	T0	PD	Z	DC	C	0001 1xxx	15,114
84h	FSR	间接数据存储器地址指针								xxxx xxxx	22,114
85h	TRISA	—	—	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	--11 1111	35,114
86h	TRISB	TRISB7	TRISB6	TRISB5	TRISB4	—	—	—	—	1111 ----	42,114
87h	TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	1111 1111	45,114
88h	—	未实现								—	—
89h	—	未实现								—	—
8Ah	PCLATH	—	—	—	程序计数器高 5 位的写缓冲器					---0 0000	21,114
8Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	T0IF	INTF	RAIF	0000 0000	17,114
8Ch	PIE1	EEIE	ADIE	CCP1IE	C2IE	C1IE	OSFIE	TMR2IE	TMR1IE	0000 0000	18,114
8Dh	—	未实现								—	—
8Eh	PCON	—	—	—	SBOREN	—	—	POR	BOR	---1 --qq	20,114
8Fh	OSCCON	—	IRCF2	IRCF1	IRCF0	OSTS ⁽¹⁾	HTS	LTS	SCS	-110 q000	33,114
90h	OSCTUNE	—	—	—	TUN4	TUN3	TUN2	TUN1	TUN0	---0 0000	28,114
91h	ANSEL0	ANS7	ANS6	ANS5	ANS4	ANS3	ANS2	ANS1	ANS0	1111 1111	82,114
92h	PR2	Timer2 模块周期寄存器								1111 1111	55,114
93h	ANSEL1	—	—	—	—	ANS11	ANS10	ANS9	ANS8	---- 1111	82,114
94h	—	未实现								—	—
95h	WPUA	—	—	WPUA5	WPUA4	WPUA3 ⁽²⁾	WPUA2	WPUA1	WPUA0	--11 1111	36,114
96h	IOCA	—	—	IOCA5	IOCA4	IOCA3	IOCA2	IOCA1	IOCA0	--00 0000	37,114
97h	—	未实现								—	—
98h	REFCON	—	—	BGST	VRBB	VREN	VROE	CVROE	—	--00 000-	72,114
99h	VRCON	C1VREN	C2VREN	VRR	—	VR3	VR2	VR1	VR0	000- 0000	71,114
9Ah	EEDAT	EEDAT7	EEDAT6	EEDAT5	EEDAT4	EEDAT3	EEDAT2	EEDAT1	EEDAT0	0000 0000	103,114
9Bh	EEADR	EEADR7	EEADR6	EEADR5	EEADR4	EEADR3	EEADR2	EEADR1	EEADR0	0000 0000	103,114
9Ch	EECON1	—	—	—	—	WRERR	WREN	WR	RD	---- x000	104,114
9Dh	EECON2	EEPROM 控制寄存器 2（不是实际存在的寄存器）								---- ----	104,114
9Eh	ADRESL	左对齐 A/D 结果的低 2 位或右对齐 A/D 结果的低 8 位								xxxx xxxx	81,114
9Fh	ADCON1	—	ADCS2	ADCS1	ADCS0	—	—	—	—	-000 ----	84,114

图注: — = 未实现单元读为 0, u = 不变, x = 未知, q = 取值视具体情况而定, 阴影 = 未实现

注 1: 双速启动且选取 LP、XT 或 HS 为振荡器模式时, 或者故障保护模式使能时, 该位将复位为 0, 否则将复位为 1。

2: 当 MCLRE 在配置字中设置为 1 时, RA3 上拉使能。

表 2-4: PIC16F785/HV785 特殊功能寄存器汇总, BANK 2

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	页
Bank 2											
100h	INDF	寻址此单元使用 FSR 的内容寻址数据存储器 (不是实际存在的寄存器)								xxxx xxxx	22,114
101h	TMR0	Timer0 模块寄存器								xxxx xxxx	49,114
102h	PCL	程序计数器 (PC) 的低位字节								0000 0000	21,114
103h	STATUS	IRP	RP1	RP0	$\overline{TO}$	$\overline{PD}$	Z	DC	C	0001 1xxx	15,114
104h	FSR	间接数据存储器地址指针								xxxx xxxx	22,114
105h	PORTA ⁽¹⁾	—	—	RA5	RA4	RA3	RA2	RA1	RA0	--x0 x000	35,114
106h	PORTB ⁽¹⁾	RB7	RB6	RB5	RB4	—	—	—	—	xx00 ----	42,114
107h	PORTC ⁽¹⁾	RC7	RC6	RC5	RC4	RC3	RC2	RC1	RC0	00xx 0000	45,114
108h	—	未实现								—	—
109h	—	未实现								—	—
10Ah	PCLATH	—	—	—	程序计数器高 5 位的写缓冲器					--0 0000	21,114
10Bh	INTCON	GIE	PEIE	TOIE	INTE	RAIE	TOIF	INTF	RAIF	0000 0000	17,114
10Ch	—	未实现								—	—
10Dh	—	未实现								—	—
10Eh	—	未实现								—	—
10Fh	—	未实现								—	—
110h	PWMCON1	—	COMOD1	COMOD0	CMDLY4	CMDLY3	CMDLY2	CMDLY1	CMDLY0	-000 0000	101,114
111h	PWMCON0	PRSEN	PASEN	BLANK2	BLANK1	SYNC1	SYNC0	PH2EN	PH1EN	0000 0000	93,114
112h	PWMCLK	PWMASE	PWMP1	PWMP0	PER4	PER3	PER2	PER1	PER0	0000 0000	94,114
113h	PWMPH1	POL	C2EN	C1EN	PH4	PH3	PH2	PH1	PH0	0000 0000	95,114
114h	PWMPH2	POL	C2EN	C1EN	PH4	PH3	PH2	PH1	PH0	0000 0000	96,114
115h	—	未实现								—	—
116h	—	未实现								—	—
117h	—	未实现								—	—
118h	—	未实现								—	—
119h	CM1CON0	C1ON	C1OUT	C1OE	C1POL	C1SP	C1R	C1CH1	C1CH0	0000 0000	65,114
11Ah	CM2CON0	C2ON	C2OUT	C2OE	C2POL	C2SP	C2R	C2CH1	C2CH0	0000 0000	67,114
11Bh	CM2CON1	MC1OUT	MC2OUT	—	—	—	—	T1GSS	C2SYNC	00-- --10	68,114
11Ch	OPA1CON	OPAON	—	—	—	—	—	—	—	0--- ----	76,114
11Dh	OPA2CON	OPAON	—	—	—	—	—	—	—	0--- ----	76,114
11Eh	—	未实现								—	—
11Fh	—	未实现								—	—

图注: — = 未实现单元读为 0, u = 不变, x = 未知, q = 取值视具体情况而定, 阴影 = 未实现

注 1: 复位后, 即使数据锁存值未定义 (POR) 或不变 (其他复位), 由 ANSEL0 和 ANSEL1 寄存器控制的具有模拟功能的引脚也会立即读为 0。

PIC16F785/HV785

表 2-5: PIC16F785/HV785 特殊功能寄存器汇总, BANK 3

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	页
Bank 3											
180h	INDF	寻址此单元使用 FSR 的内容寻址数据存储器 (不是实际存在的寄存器)								xxxx xxxx	22,114
181h	OPTION_REG	RAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	16,114
182h	PCL	程序计数器 (PC) 的低位字节								0000 0000	21,114
183h	STATUS	IRP	RP1	RP0	T0	PD	Z	DC	C	0001 1xxx	15,114
184h	FSR	间接数据存储器地址指针								xxxx xxxx	22,114
185h	TRISA	—	—	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	---1 1111	36,114
186h	TRISB	TRISB7	TRISB6	TRISB5	TRISB4	—	—	—	—	1111 ----	42,114
187h	TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	1111 1111	45,114
188h	—	未实现								—	—
189h	—	未实现								—	—
18Ah	PCLATH	—	—	—	程序计数器高 5 位的写缓冲器					---0 0000	21,114
18Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	T0IF	INTF	RAIF	0000 0000	17,114
18Ch	PIE1	EEIE	ADIE	CCP1IE	C2IE	C1IE	OSFIE	TMR2IE	TMR1IE	0000 0000	18,114
18Dh	—	未实现								—	—
18Eh	—	未实现								—	—
18Fh	—	未实现								—	—
190h	—	未实现								—	—
191h	—	未实现								—	—
192h	—	未实现								—	—
193h	—	未实现								—	—
194h	—	未实现								—	—
195h	—	未实现								—	—
196h	—	未实现								—	—
197h	—	未实现								—	—
198h	—	未实现								—	—
199h	—	未实现								—	—
19Ah	—	未实现								—	—
19Bh	—	未实现								—	—
19Ch	—	未实现								—	—
19Dh	—	未实现								—	—
19Eh	—	未实现								—	—
19Fh	—	未实现								—	—

图注: — = 未实现单元读为 0, u = 不变, x = 未知, q = 取值视具体情况而定, 阴影 = 未实现

2.2.2.1 STATUS 寄存器

状态 (STATUS) 寄存器包含 ALU 的算术运算结果状态位、复位状态位以及数据存储器 (SRAM) 的存储区选择位。

状态寄存器与其他寄存器一样，可作为任何指令的目标寄存器。如果一条影响 Z、DC 或 C 位的指令以状态寄存器为目标寄存器，那么对这三个位的写操作将被禁止。这些位根据器件逻辑来置 1 或清零。而且，TO 和 PD 标志位均为不可写位。因此，当执行一条将状态寄存器作为目标寄存器的指令时，运行结果可能会与预想的不同。

例如，指令 CLRF STATUS 将会清除状态寄存器中的高三位，并将 Z 标志位置 1。这将使状态寄存器中的值成为 “000u u1uu” (其中 u = 不变)。

因此，若要改变状态寄存器的值，建议使用 BCF、BSF、SWAPF 和 MOVWF 指令，因为这些指令将不会影响任何状态位。关于其他不会影响状态位的指令，请参见第 17.0 节 “指令集汇总”。

注： 在减法运算时，C 和 DC 位分别作为借位位和半借位位。请参见 SUBLW 和 SUBWF 指令中的示例。

寄存器 2-1:

STATUS: 状态寄存器 (地址: 03h、83h、103h 或 183h)

R/W-0	R/W-0	R/W-0	R-1	R-1	R/W-x	R/W-x	R/W-x
IRP	RP1	RP0	$\overline{\text{TO}}$	$\overline{\text{PD}}$	Z	DC ⁽¹⁾	C ⁽¹⁾
bit 7			bit 0				

- bit 7 **IRP:** 寄存器存储区选择位 (用于间接寻址)
 1 = Bank 2,3 (100h – 1FFh)
 0 = Bank 0,1 (00h – FFh)
- bit 6-5 **RP<1:0>:** 寄存器存储区选择位 (用于直接寻址)
 11 = Bank 3 (180h – 1FFh)
 10 = Bank 2 (100h – 17Fh)
 01 = Bank 1 (80h – FFh)
 00 = Bank 0 (00h – 7Fh)
- bit 4 **$\overline{\text{TO}}$:** 超时位
 1 = 在上电复位、执行 CLRWDW 或 SLEEP 指令后
 0 = 产生了 WDT 超时
- bit 3 **$\overline{\text{PD}}$:** 掉电位
 1 = 上电或执行 CLRWDW 指令后
 0 = 执行 SLEEP 指令
- bit 2 **Z:** 零标志位
 1 = 算术运算或者逻辑运算的结果是 0
 0 = 算术运算或者逻辑运算的结果不是 0
- bit 1 **DC:** 半进位 / 借位位 (ADDWF、ADDLW、SUBLW 和 SUBWF 指令) ⁽¹⁾
 对于借位，极性相反。
 1 = 运算结果的低 4 位向高 4 位产生进位
 0 = 运算结果的低 4 位向高 4 位没有产生进位
- bit 0 **C:** 进位 / 借位位 (ADDWF、ADDLW、SUBLW 和 SUBWF 指令) ⁽¹⁾
 1 = 运算结果产生来自最高位的进位
 0 = 运算结果没有产生来自最高位的进位

注 1: 对于借位，极性相反。减法操作的执行是通过加上第二个操作数的二进制补码 (Two's Complement) 来实现的。对于移位指令 (RRF 和 RLF)，是把源寄存器的最高位或最低位放入 C 中。

图注:

R = 可读位	W = 可写位	U = 未实现位，读为 0
- n = POR 值	1 = 置 1	0 = 清零 x = 未知

PIC16F785/HV785

2.2.2.2 OPTION_REG 寄存器

选项（Option）寄存器是可读写寄存器，包括各种用以配置 TMR0/WDT 预分频比、外部 RA2/INT 中断、TMR0 和 PORTA 上的弱上拉的控制位。

注： 要使 TMR0 获得 1:1 的预分频比，可将 PSA 位（OPTION_REG<3>）置为 1，以将预分频器分配给 WDT。请参见第 5.4 节“预分频器”。

寄存器 2-2: OPTION_REG: 选项寄存器（地址：81h 或 181h）

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
RAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0
bit 7							bit 0

- bit 7 **RAPU:** PORTA 上拉使能位
1 = 禁止 PORTA 上拉
0 = 通过 WPUA 寄存器中单独的端口锁存值使能 PORTA 上拉
- bit 6 **INTEDG:** 中断触发边沿选择位
1 = RA2/AN2/T0CKI/INT/C1OUT 引脚的上升沿触发中断
0 = RA2/AN2/T0CKI/INT/C1OUT 引脚的下降沿触发中断
- bit 5 **T0CS:** TMR0 时钟源选择位
1 = RA2/AN2/T0CKI/INT/C1OUT 引脚上的电平跳变
0 = 内部指令周期时钟（CLKOUT）
- bit 4 **T0SE:** TMR0 信号源边沿选择位
1 = 在 RA2/AN2/T0CKI/INT/C1OUT 引脚信号从高至低跳变时，递增计数
0 = 在 RA2/AN2/T0CKI/INT/C1OUT 引脚信号从低至高跳变时，递增计数
- bit 3 **PSA:** 预分频器分配控制位
1 = 预分频器分配给 WDT
0 = 预分频器分配给 Timer0 模块
- bit 2-0 **PS<2:0>:** 预分频比选择位

位值	TMR0 比率	WDT 比率 ⁽¹⁾
000	1:2	1:1
001	1:4	1:2
010	1:8	1:4
011	1:16	1:8
100	1:32	1:16
101	1:64	1:32
110	1:128	1:64
111	1:256	1:128

注 1: PIC16F785/HV785 有一个专用的 16 位 WDT 后分频器。更多信息，请参见第 15.5 节“看门狗定时器（WDT）”。

图注：

R = 可读位 W = 可写位 U = 未实现位，读为 0
- n = POR 值 1 = 置 1 0 = 清零 x = 未知

2.2.2.3 INTCON 寄存器

中断控制（INTCON）寄存器是可读写的寄存器，包含 TMR0 寄存器溢出、PORTA 电平变化和外部 RA2/INT 引脚中断等各种使能控制位和标志位。

注： 当中断条件满足时，无论相应中断允许位或全局中断允许位 GIE（INTCON<7>）的状态如何，中断标志位都将被置 1。用户程序应确保在重新允许中断之前，相应的中断标志位已被清零。

寄存器 2-3:

INTCON: 中断控制寄存器（地址: 0Bh、8Bh、10Bh 或 183h）

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
GIE	PEIE	T0IE	INTE	RAIE ⁽¹⁾	T0IF ⁽²⁾	INTF	RAIF
bit 7							bit 0

- bit 7 **GIE:** 全局中断允许位
1 = 允许所有非屏蔽中断
0 = 禁止所有中断
- bit 6 **PEIE:** 外设中断允许位
1 = 允许所有非屏蔽外设中断
0 = 禁止所有外设中断
- bit 5 **T0IE:** TMR0 溢出中断允许位
1 = 允许 TMR0 中断
0 = 禁止 TMR0 中断
- bit 4 **INTE:** RA2/AN2/T0CKI/INT/C1OUT 外部中断允许位
1 = 允许 RA2/AN2/T0CKI/INT/C1OUT 外部中断
0 = 禁止 RA2/AN2/T0CKI/INT/C1OUT 外部中断
- bit 3 **RAIE:** PORTA 电平变化中断允许位 ⁽¹⁾
1 = 允许 PORTA 电平变化中断
0 = 禁止 PORTA 电平变化中断
- bit 2 **T0IF:** TMR0 溢出中断标志位 ⁽²⁾
1 = TMR0 寄存器溢出（必须用软件清零）
0 = TMR0 寄存器没有溢出
- bit 1 **INTF:** RA2/AN2/T0CKI/INT/C1OUT 外部中断标志位
1 = RA2/AN2/T0CKI/INT/C1OUT 外部中断已经发生（必须用软件清零）
0 = RA2/AN2/T0CKI/INT/C1OUT 外部中断没有发生
- bit 0 **RAIF:** PORTA 电平变化中断标志位
1 = 至少有一个 PORTA<5:0> 引脚状态发生变化时（必须用软件清零）
0 = PORTA <5:0> 引脚状态均未发生变化

注 1: IOCA 寄存器也必须被使能。

2: 当 Timer0 计数出现计满返回时，T0IF 位将被置 1。Timer0 计数值在复位时不变，而且应在清零 T0IF 位之前被初始化。

图注:

R = 可读位	W = 可写位	U = 未实现位，读为 0
- n = POR 值	1 = 置 1	0 = 清零 x = 未知

PIC16F785/HV785

2.2.2.4 PIE1 寄存器

外设中断允许寄存器 1 包含中断允许位，如寄存器 2-4 所示。

注：必须将 PEIE (INTCON<6>) 位置 1，以允许外设中断。

寄存器 2-4: PIE1: 外设中断允许寄存器 1 (地址: 8Ch)

	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
	EEIE	ADIE	CCP1IE	C2IE	C1IE	OSFIE	TMR2IE	TMR1IE
bit 7								bit 0
bit 7	EEIE: EE 写完成中断允许位 1 = 允许 EE 写完成中断 0 = 禁止 EE 写完成中断							
bit 6	ADIE: A/D 转换器中断允许位 1 = 允许 A/D 转换器中断 0 = 禁止 A/D 转换器中断							
bit 5	CCP1IE: CCP1 中断允许位 1 = 允许 CCP1 中断 0 = 禁止 CCP1 中断							
bit 4	C2IE: 比较器 2 中断允许位 1 = 允许比较器 2 中断 0 = 禁止比较器 2 中断							
bit 3	C1IE: 比较器 1 中断允许位 1 = 允许比较器 1 中断 0 = 禁止比较器 1 中断							
bit 2	OSFIE: 振荡器故障中断允许位 1 = 允许振荡器故障中断 0 = 禁止振荡器故障中断							
bit 1	TMR2IE: TMR2 到 PR2 匹配中断允许位 1 = 允许 Timer2 到 PR2 匹配中断 0 = 禁止 Timer2 到 PR2 匹配中断							
bit 0	TMR1IE: Timer1 溢出中断允许位 1 = 允许 Timer1 溢出中断 0 = 禁止 Timer1 溢出中断							

图注:

R = 可读位

W = 可写位

U = 未实现位，读为 0

- n = POR 值

1 = 置 1

0 = 清零

x = 未知

2.2.2.5 PIR1 寄存器

外设中断（PIR1）寄存器包含中断标志位，如寄存器 2-5 所示。

注： 当中断条件满足时，无论相应中断允许位或全局中断允许位 GIE（INTCON<7>）的状态如何，中断标志位都将被置 1。用户程序应确保在重新允许中断之前，相应的中断标志位已被清零。

寄存器 2-5: PIR1: 外设中断寄存器 1（地址：0Ch）

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
EEIF	ADIF	CCP1IF	C2IF	C1IF	OSFIF	TMR2IF	TMR1IF
bit 7							bit 0

- bit 7 **EEIF:** EEPROM 写操作中断标志位
 1 = 写操作完成（必须用软件清零）
 0 = 写操作未完成或尚未开始
- bit 6 **ADIF:** A/D 中断标志位
 1 = A/D 转换完成
 0 = A/D 转换未完成或尚未开始
- bit 5 **CCP1IF:** CCP1 中断标志位
捕捉模式:
 1 = TMR1 寄存器发生捕捉中断（必须用软件清零）
 0 = TMR1 寄存器未发生捕捉中断
比较模式:
 1 = TMR1 寄存器发生比较匹配中断（必须用软件清零）
 0 = TMR1 寄存器未发生比较匹配中断
PWM 模式:
 在此模式中未使用。
- bit 4 **C2IF:** 比较器 2 中断标志位
 1 = 比较器 2 输出已经改变（必须用软件清零）
 0 = 比较器 2 输出没有变化
- bit 3 **C1IF:** 比较器 1 中断标志位
 1 = 比较器 1 输出已经改变（必须用软件清零）
 0 = 比较器 1 输出没有变化
- bit 2 **OSFIF:** 振荡器故障中断标志位
 1 = 系统振荡器发生故障，时钟输入切换至 INTOSC（必须用软件清零）
 0 = 系统时钟工作正常
- bit 1 **TMR2IF:** TMR2 到 PR2 匹配中断标志位
 1 = 发生 TMR2 和 PR2 匹配中断（必须用软件清零）
 0 = 未发生 Timer2 和 PR2 匹配中断
- bit 0 **TMR1IF:** Timer1 溢出中断标志位
 1 = Timer1 寄存器溢出（必须用软件清零）
 0 = Timer1 未溢出

图注:

R = 可读位	W = 可写位	U = 未实现位，读为 0
- n = POR 值	1 = 置 1	0 = 清零 x = 未知

PIC16F785/HV785

2.2.2.6 PCON 寄存器

电源控制（PCON）寄存器包含用以区分上电复位（POR）、欠压复位（BOR）、看门狗定时器（WDT）复位（WDT）以及外部 MCLR 复位的标志位。

寄存器 2-6: PCON: 电源控制寄存器（地址: 8Eh）

U-0	U-0	U-0	R/W-1	U-0	U-0	R/W-0	R/W-x
—	—	—	SBOREN ⁽¹⁾	—	—	POR	BOR
bit 7							bit 0

- bit 7-5 未实现: 读为 0
- bit 4 SBOREN: 软件 BOR 使能位⁽¹⁾
1 = 使能 BOR
0 = 禁止 BOR
- bit 3-2 未实现: 读为 0
- bit 1 POR: 上电复位状态位
1 = 无上电复位发生
0 = 发生上电复位（上电复位发生后，必须用软件置 1）
- bit 0 BOR: 欠压复位状态位
1 = 无欠压复位发生
0 = 发生欠压复位（欠压复位发生后，必须用软件置 1）

注 1: 配置字中的 BOREN<1:0> = 01 时，该位控制 BOR。

图注:			
R = 可读位	W = 可写位	U = 未实现位，读为 0	
- n = POR 值	1 = 置 1	0 = 清零	x = 未知

2.3 PCL 和 PCLATH

程序计数器（PC）指定取指令并执行的地址。程序计数器（PC）为 13 位宽。其低位称为 PCL 寄存器。PCL 寄存器是可读写的寄存器。PC 的高位（PC<12:8>）称为 PCH 寄存器。该寄存器包含的 PC<12:8> 位不能直接读写。对 PCH 寄存器的所有更新必须通过 PCLATH 寄存器。

只要发生复位，PC 就将被清零。图 2-3 显示了装载 PC 值的两种情形。图 2-3 上方的例子说明在写 PCL（PCLATH<4:0> → PCH）时是如何装载 PC 的。图 2-3 下方的例子说明了在执行 CALL 或 GOTO 指令期间（PCLATH<4:3> → PCH），是如何装载 PC 的。

2.3.1 修改 PCL

以 PCL 寄存器作为目标寄存器执行任何指令，会同时使程序计数器 PC<12:8> 位（PCH）被 PCLATH 寄存器的内容所取代。这使得可通过先将所需的高 5 位数据写入 PCLATH 寄存器，来改变程序计数器的整个内容。当低 8 位随后被写入 PCL 寄存器时，程序计数器的所有 13 位将更改为 PCLATH 寄存器包含的值以及写入 PCL 寄存器中的值。


计算 GOTO 指令是通过向程序计数器加入偏移量（ADDWF PCL）来实现的。当通过修改 PCL 寄存器跳转到查找表或程序分支表（计算 GOTO）时，应格外小心。假设将 PCLATH 设置为表的起始地址，如果表的长度大于 255 条指令，或存储器地址的低 8 位在表的中间从 0xFF 返回 0x00，则在表中的表开始和目标单元之间每次发生地址返回时，PCLATH 均必须递增。

更多信息，请参见应用笔记 AN556 “Implementing a Table Read”（DS00556）。

2.3.2 程序存储器页

CALL 和 GOTO 指令提供了 11 位地址，以允许在任何 2K 程序存储器页内跳转。使用 CALL 或 GOTO 指令时，地址的最高有效位由 PCLATH<4:3>（页选择位）提供。使用 CALL 或 GOTO 指令时，用户必须确保已对页选择位编程，以便寻址时访问到所需的目标程序存储器页。执行 CALL 指令（或中断）时，PC 返回地址的全部 13 位都将被压入（PUSH）堆栈。因此，对于（将地址从堆栈中弹出（POP）的）RETURN 或 RETFIE 指令，不需要对 PCLATH<4:3> 位进行操作。

图 2-3: 不同情况下 PC 的装载



2.3.3 堆栈

PIC16F785/HV785 系列具有 8 级深 x 13 位宽的硬件堆栈（见图 2-1）。堆栈空间既不占用程序存储区空间，也不占用数据存储区空间，而且堆栈指针是不可读写的。当执行 CALL 指令或当中断导致程序跳转时，PC 值将被压入堆栈。而在执行 RETURN、RETLW 或 RETFIE 指令时，堆栈中的断点地址将从堆栈中弹出到 PC 中。PCLATH 不受 PUSH 或 POP 操作的影响。

堆栈的工作原理犹如循环缓冲区。这意味着当堆栈压栈 8 次后，第 9 次压栈的数值将会覆盖第一次压栈时所保存的数值，而第十次压栈数值将覆盖第二次压栈时保存的数值，以后依次类推。

- 注 1:** 不存在指明堆栈是否上溢或下溢的状态标志位。
- 注 2:** 不存在被称为 *PUSH* 或 *POP* 的指令 / 助记符。堆栈的压入或弹出是源于执行了 CALL、RETURN、RETLW 和 RETFIE 指令，或源于指向中断向量地址。

PIC16F785/HV785

2.4 间接寻址、INDF 和 FSR 寄存器

INDF 寄存器不是实际存在的寄存器，对 INDF 寄存器进行寻址将产生间接寻址。


使用 INDF 寄存器可进行间接寻址。任何使用 INDF 寄存器的指令，实际上是对文件选择寄存器（FSR）所指向的数据进行存取。间接对 INDF 进行读操作将返回 00h。间接对 INDF 寄存器进行写操作将导致空操作（尽管可能会影响状态标志位）。通过将 8 位的 FSR 寄存器与 IRP 位（STATUS<7>）进行组合可得到一个有效的 9 位地址，如图 2-4 所示。

例 2-1 给出了一个使用间接寻址将 RAM 地址单元 20h-2Fh 清零的简单程序。

例 2-1： 间接寻址

```
MOVLW 0x20 ;initialize pointer
MOVWF FSR ;to RAM
NEXT CLR F INDF ;clear INDF register
INCF FSR ;increment pointer
BTFSS FSR,4 ;all done?
GOTO NEXT ;no clear next
CONTINUE ;yes continue
```

图 2-4： 直接 / 间接寻址 PIC16F785/HV785



3.0 时钟源

3.1 概述

PIC16F785/HV785 器件具有多种时钟源和选择特性，广泛使用于各种应用中，同时最大限度地发挥应用性能并降低功耗。图 3-1 为 PIC16F785/HV785 时钟源的框图。

时钟源可配置为来自外部振荡器、石英晶体谐振器、陶瓷谐振器以及阻容（Resistor-Capacitor, RC）电路。此外，系统时钟源可配置为两个内部振荡器之一，并通过软件来选择速度。其他时钟特性包括：


- 可通过软件选择外部或内部系统时钟源。
- 双速时钟启动模式，最大限度地缩短外部振荡器起振与代码执行之间的延时。
- 故障保护时钟监控器（Fail-Safe Clock Monitor, FSCM），用来检测外部时钟源（LP、XT、HS、EC 或 RC 模式）故障以及切换到内部振荡器。

PIC16F785/HV785 可配置为以下 8 种时钟模式之一。

1. EC——外部时钟，I/O 在 RA4 上。
2. LP——32.768 kHz 监视晶振或陶瓷谐振振荡器模式。
3. XT——中等增益晶振或陶瓷谐振振荡器模式。
4. HS——高增益晶振或陶瓷谐振振荡器模式。
5. RC——外部阻容（RC），Fosc/4 输出到 RA4。
6. RCIO——外部阻容，I/O 在 RA4 上。
7. INTOSC——内部振荡器，Fosc/4 输出到 RA4 且 I/O 在 RA5 上。
8. INTOSCIO——内部振荡器，I/O 在 RA4 和 RA5 上。

通过配置字寄存器的 FOSC<2:0> 位来配置时钟源模式（见第15.0节“CPU的特殊功能”）。一旦对PIC16F785/HV785 进行编程且配置了时钟源模式，则无法在软件中进行更改。

图 3-1: PIC16F785/HV785 时钟源框图



PIC16F785/HV785

3.2 时钟源模式

时钟源模式可分为外部和内部模式。

- 外部时钟模式依靠外部电路提供时钟源。例如，振荡器模块（EC 模式）、石英晶体谐振器或陶瓷谐振器（LP、XT 和 HS 模式）以及阻容（RC 模式）电路。
- 内部时钟源内置于 PIC16F785/HV785 中。PIC16F785/HV785 有两个内部振荡器，一个是 8 MHz 高频内部振荡器（HFINTOSC），另一个是 31 kHz 低频内部振荡器（LFINTOSC）。

可通过系统时钟选择（SCS）位，在外部或内部时钟源之间选择系统时钟（见第 3.5 节“时钟切换”）。

3.3 外部时钟模式

3.3.1 振荡器起振定时器（OST）

如果 PIC16F785/HV785 配置为任何一种晶体振荡器模式（LP、XT 或 HS），将使能振荡器起振定时器（OST），该定时器可延长复位周期以使振荡器有更长的稳定时间。在上电复位（POR）或从休眠中唤醒后，或上电延时定时器（PWRT）到期（如果 PWRT 被使能）后，OST 对来自 OSC1 引脚的振荡计数 1024 次。在此期间，程序计数器不递增，程序执行暂停。OST 确保使用石英晶体谐振器或陶瓷谐振器的振荡器电路已经启动并向 PIC16F785/HV785 提供稳定的系统时钟信号。表 3-1 给出了执行振荡器延时的例子。

为了使外部振荡器起振和代码执行之间的延时最小，可选择双速时钟启动模式（见第 3.6 节“双速时钟启动模式”）。

表 3-1: 振荡器延时示例

切换自	切换到	频率	振荡器延时	说明
休眠 /POR	INTRC INTOSC	31 kHz	5 μ s-10 μ s（近似值） CPU 启动 ⁽¹⁾	从休眠模式唤醒或 POR 后，CPU 被启动，以便作好执行代码的准备。
休眠	EC, RC	125 kHz 到 8 MHz		
LFINTOSC (31 kHz)	EC, RC	DC — 20 MHz		
休眠 /POR	LP, XT, HS	31 kHz 到 20 MHz	1024 个时钟周期 (OST)	
LFINTOSC (31 kHz)	INTOSC	125 kHz 到 8 MHz	1 μ s（近似值）	


注 1: 5 μ s 到 10 μ s 起振延时是基于 1 MHz 系统时钟的。

3.3.2 EC 模式

外部时钟（EC）模式允许外部产生的逻辑电平作为系统时钟源。工作在此模式下时，外部时钟源连接到 OSC1 引脚，RA4 引脚可用作通用 I/O。图 3-2 给出了 EC 模式的引脚连接。

当选取 EC 模式时，振荡器起振定时器（OST）被禁止。因此，上电复位（POR）后或者从休眠中唤醒后的操作不存在延时。因为 PIC16F785/HV785 的设计是全静态的，停止外部时钟输入将使器件暂停工作并保持所有数据完整。当再次启动外部时钟时，器件恢复工作，就好像没有停止过一样。

图 3-2: 外部时钟（EC）模式的工作原理



3.3.3 LP、XT 和 HS 模式

LP、XT 和 HS 模式支持连接到 OSC1 和 OSC2 引脚的石英晶体谐振器或陶瓷谐振器的使用（图 3-1）。模式选择内部反相放大器的低、中或高增益设定，以支持各种谐振器类型及速度。


LP 振荡器模式选择内部反相放大器的最低增益设定。LP 模式的电流消耗在三种模式中最小。该模式较适用于驱动具备低驱动电平规格要求的谐振器，例如，音叉（Tuning Fork）式晶振。

XT 振荡器模式选择内部反相放大器的中等增益设定。XT 模式的电流消耗在三种模式中居中。该模式较适用于驱动具备中等驱动电平规格要求的谐振器，例如，AT 切割石英晶体谐振器。

HS 振荡器模式选择内部反相放大器的最高增益设定。HS 模式的电流消耗在三种模式中最大。该模式较适用于驱动需要高驱动设定的谐振器，例如，AT 切割石英晶体谐振器或陶瓷谐振器。

图 3-3 和图 3-4 分别给出了石英晶体谐振器和陶瓷谐振器的典型电路。

图 3-3: 石英晶振的工作原理（LP、XT 或 HS 模式）



注

- 1: 石英晶振的特性随类型、封装和制造商而变化。要了解规范值和推荐应用，应查阅制造商提供的数据手册。
- 2: 应始终验证振荡器在应用预期的 V_{DD} 和温度范围内的性能。

图 3-4: 陶瓷谐振器的工作原理（XT 或 HS 模式）




表 3-2: 陶瓷谐振器

模式	频率	OSC1 (C1)	OSC2 (C2)
XT	455 kHz	68-100 pF	68-100 pF
	2.0 MHz	15-68 pF	15-68 pF
HS	4.0 MHz	10-68 pF	10-68 pF
	8.0 MHz	15-68 pF	15-68 pF
	16.0 MHz	10-22 pF	10-22 pF
注: 这些值仅供设计参考。请参见表格下方的注。			

PIC16F785/HV785

表 3-3: 晶体振荡器的电容选择

振荡器类型	晶振频率	电容范围 C1	电容范围 C2
LP	32 kHz	15-33 pF	15-33 pF
XT	200 kHz	47-68 pF	47-68 pF
	1 MHz	15-33 pF	15-33 pF
	4 MHz	15-33 pF	15-33 pF
HS	4 MHz	15-33 pF	15-33 pF
	8 MHz	15-33 pF	15-33 pF
	20 MHz	15-33 pF	15-33 pF

注： 这些值仅供设计参考。请参见表格下方的注。


- 注 1: 较大的电容可以提高振荡器的稳定性，但也延长了起振时间。
- 2: 由于每种谐振器/晶振都有其自身的特性，用户应向谐振器 / 晶振制造商咨询有关外部元件的适当值。
- 3: 可能需要 R_s 避免对具有低驱动电平参数的晶体造成过驱动。

3.3.4 外部 RC 模式

外部阻容（RC）模式支持使用外部 RC 电路。对时钟精度要求不高时，这使设计人员有了很大的频率选择空间，且保持成本最低。有 RC 和 RCIO 两种模式。


在 RC 模式下，RC 电路连接到 OSC1 引脚。OSC2/CLKOUT 引脚输出为 RC 振荡器频率的 4 分频。该信号可用于为外部电路、同步、校准、测试或其他应用需求提供时钟。图 3-5 给出了 RC 模式的连接图。

图 3-5: RC 模式



在 RCIO 模式下，RC 电路连接到 OSC1 引脚。OSC2 引脚成为额外的通用 I/O 引脚。I/O 引脚成为 PORTA 的 bit 4（RA4）。图 3-6 给出了 RCIO 模式的连接图。

图 3-6: RCIO 模式



RC 振荡器频率是供电电压、电阻（REXT）和电容（CEXT）值以及工作温度的函数。除此之外，由于门限电压的正常差异，每个器件的振荡器频率也会变化。而且，不同封装形式之间引线框电容的不同也将影响振荡器频率，CEXT 值较小时也是如此。用户还应考虑因所使用的外部 RC 元件的容差而导致的差异。

3.4 内部时钟模式

PIC16F785/HV785 有两个独立的内部振荡器，可配置或选取为系统时钟源。

1. **HFINTOSC**（高频内部振荡器）在出厂时已校准，工作频率为 8 MHz。使用 OSCTUNE 寄存器（寄存器 3-1），可通过软件调整 HFINTOSC 的频率，调整范围为 $\pm 12\%$ 。
2. **LFINTOSC**（低频内部振荡器）未经校准，工作频率约为 31 kHz。

使用内部振荡器频率选择（IRCF）位，可用软件来选择系统时钟速度。

可通过系统时钟选择（SCS）位，在外部或内部时钟源之间选择系统时钟（见第 3.5 节“时钟切换”）。

3.4.1 INTRC 和 INTRCIO 模式

当在配置字（寄存器 12-1）中使用振荡器选择（FOSC）位对器件进行设置时，在 INTRC 和 INTRCIO 模式下将内部振荡器配置为系统时钟源。

在 INTRC 模式下，OSC1 引脚可用作通用 I/O。OSC2/CLKOUT 引脚输出所选内部振荡器频率的 4 分频。CLKOUT 信号可用来为外部电路、同步、校准、测试或其他应用需求提供时钟。

在 INTRCIO 模式下，OSC1 和 OSC2 引脚可用作通用 I/O。

3.4.2 HFINTOSC

高频内部振荡器（HFINTOSC）是出厂时已校准的 8 MHz 内部时钟源。使用 OSCTUNE 寄存器（寄存器 3-1），可通过软件调整 HFINTOSC 的频率，调整范围约为 $\pm 12\%$ 。

HFINTOSC 的输出连接到后分频器和多路复用器（见图 3-1）。使用 IRCF 位，可通过软件选择七种频率之一（见第 3.4.4 节“频率选择位（IRCF）”）。

通过选择 8 MHz 到 125 kHz 之间的任一频率（IRCF $\neq 000$ ）作为系统时钟源（SCS = 1），或当双速启动使能（IESO = 1 且 IRCF $\neq 000$ ）时，HFINTOSC 将被使能。

HF 内部振荡器（HTS）位（OSCCON<2>）指明 HFINTOSC 是否稳定。

3.4.2.1 校准位

8 MHz 高频内部振荡器（HFINTOSC）在出厂时已校准。HFINTOSC 校准位存储在程序存储器存储单元为 2008h 的校准字（CALIB）中。使用“PIC16F785/HV785 Memory Programming Specification”（DS41237）中指定的批量擦除序列时，校准字不会被擦除，因此也不需要编程。关于校准字寄存器的更多信息，请参见“PIC16F785/HV785 Memory Programming Specification”（DS41237）。

注： 地址 2008h 超出了用户程序存储器空间范围。它属于特殊配置存储器空间（2000h-3FFFh），只能在编程时对其进行访问。更多信息，请参见“PIC16F785/HV785 Memory Programming Specification”（DS41237）。

PIC16F785/HV785

3.4.2.2 OSCTUNE 寄存器

HFINTOSC 在出厂时已校准，但可通过在软件中写入 OSCTUNE 寄存器（寄存器 3-1）来进行调节。

OSCTUNE 寄存器标称调节范围为 $\pm 12\%$ 。OSCTUNE 寄存器的缺省值为 0。该值是一个 5 位的二进制补码。由于制造工艺的差异，可能无法确定单调性和频率步进。

当 OSCTUNE 寄存器被修改时，HFINTOSC 频率将开始转变为新频率。HFINTOSC 时钟将在 1 ms 之内稳定。转变期间，代码将继续执行。是否已发生频率转变并无明确的指示。

OSCTUNE 不影响 LFINTOSC 频率。依赖于 LFINTOSC 时钟源频率的功能，如上电延时定时器（PWRT）、看门狗定时器（WDT）、故障保护时钟监控器（FSCM）以及外设等，其工作不受频率改变的影响。

寄存器 3-1:

OSCTUNE: 振荡器调节寄存器（地址: 90h）

U-0	U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	—	—	TUN4	TUN3	TUN2	TUN1	TUN0
bit 7							
							bit 0

bit 7-5

未实现: 读为 0

bit 4-0

TUN<4:0>: 频率调节位

01111 = 最大频率

01110 =

.

.

.

00001 =

00000 = 中心频率。振荡器模块运行在经过校准的频率上。

11111 =

.

.

.

10000 = 最小频率

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
- n = POR 值	1 = 置 1	0 = 清零	x = 未知

3.4.3 LFINTOSC

低频内部振荡器（LFINTOSC）是未经校准的 31 kHz（近似值）内部时钟源。

LFINTOSC 的输出连接到后分频器和多路复用器（见图 3-1）。可通过软件用 IRCF 位选取 31 kHz（见第 3.4.4 节“频率选择位（IRCF）”）。LFINTOSC 还是上电延时定时器（PWRT）、看门狗定时器（WDT）以及故障保护时钟监控器（FSCM）的时钟源。

通过选取 31 kHz（IRCF = 000）为系统时钟源（SCS = 1），或者使能下列任一项时，LFINTOSC 将被使能：

- 双速启动（IESO = 1 且 IRCF = 000）
- 上电延时定时器（PWRT）
- 看门狗定时器（WDT）
- 故障保护时钟监控器（FSCM）

LF 内部振荡器（LTS）位（OSCCON<1>）指明 LFINTOSC 是否稳定。

3.4.4 频率选择位（IRCF）

8 MHz HFINTOSC 和 31 kHz LFINTOSC 的输出连接到后分频器和多路复用器（见图 3-1）。内部振荡器频率选择位，IRCF<2:0>（OSCCON<6:4>），选择内部振荡器的频率输出。可通过软件选择以下 8 种频率之一：

- 8 MHz
- 4 MHz（复位后的缺省值）
- 2 MHz
- 1 MHz
- 500 kHz
- 250 kHz
- 125 kHz
- 31 kHz

注： 任一复位后，IRCF 位设置为 110 且频率选择强制为 4 MHz。用户可修改 IRCF 位来选择不同的频率。

3.4.5 HF 和 LF INTOSC 时钟切换时序

当在 LFINTOSC 和 HFINTOSC 之间切换时，新的振荡器可能为了省电已经关闭。在这种情况下，IRCF 位被修改之后、频率选择生效之前，存在 10 μs 的延时。LTS/HTS 位将反映 LFINTOSC 和 HFINTOSC 振荡器的当前激活状态。频率选择时序如下：

1. IRCF 位被修改。
2. 如果新时钟是关闭的，开始 10 μs 的时钟启动延时。
3. 时钟切换电路等待当前时钟下降沿的到来。
4. CLKOUT 保持为低，时钟切换电路等待新时钟上升沿的到来。
5. 现在 CLKOUT 连接到新时钟。HTS/LTS 位按要求被更新。
6. 时钟切换完成。

如果选取的内部振荡器速度在 8 MHz 到 125 kHz 之间，选取新频率不存在启动延时。这是因为新旧频率都来自经过后分频器和多路复用器的 HFINTOSC。

注： 必须小心确保没有选择无效的电压或频率选项。例如，当 VDD 为 2.0V 时选择 8 MHz 便是无效的配置。

3.5 时钟切换

可通过软件用系统时钟选择（SCS）位在外部和内部时钟源之间切换系统时钟源。

3.5.1 系统时钟选择（SCS）位

系统时钟选择（SCS）位（OSCCON<0>）选择用于CPU和外设的系统时钟源。

- SCS = 0 时，系统时钟源由配置字（CONFIG）中FOSC<2:0>位的配置决定。
- SCS = 1 时，根据 IRCF 位所选的内部振荡器频率选取系统时钟源。复位后，SCS 总是被清零。

注：任何自动时钟切换（可能产生自双速启动或故障保护时钟监控器）都不更新 SCS 位。用户可监控 OSTS（OSCCON<3>）以确定当前的系统时钟源。

3.5.2 振荡器起振超时状态位

振荡器起振超时状态（OSTS）位（OSCCON<3>）指明系统时钟是来自外部时钟源（通过 FOSC 位定义），还是来自内部时钟源。OSTS 还特别指明在 LP、XT 或 HS 模式下，振荡器起振定时器（OST）是否已超时。

3.6 双速时钟启动模式

双速启动模式通过最大限度地缩短外部振荡器起振与代码执行之间的延时，进一步节省了功耗。对于频繁使用休眠模式的应用，双速启动模式将从器件唤醒的时间中去除外振荡器的起振时间，从而可降低器件的总体功耗。

该模式使得应用能够从休眠中唤醒，将 INTOSC 用作时钟源执行数条指令，然后再返回休眠状态而无需等待主振荡器的稳定。

注：执行 SLEEP 指令将中止振荡器起振时间，并使 OSTS 位（OSCCON<3>）保持清零。

当 PIC16F785/HV785 配置为 LP、XT 或 HS 模式时，振荡器起振定时器（OST）使能（见第 3.3.1 节“振荡器起振定时器（OST）”）。OST 定时器将暂停程序执行，直到完成 1024 次振荡计数。双速启动模式在 OST 计数时使用内部振荡器进行工作，最大限度地缩短了代码执行的延时。当 OST 计数到 1024 且 OSTS 位（OSCCON<3>）置 1 时，程序执行切换至外部振荡器。

3.6.1 双速启动模式配置

通过以下设定来配置双速启动模式：

- IESO = 1（CONFIG<10>）内部 / 外部切换位。
- SCS = 0。
- Fosc 配置为 LP、XT 或 HS 模式。

在下列操作之后，进入双速启动模式：

- 上电复位（POR）后以及在 PWRT 到期（使能时）后，或者
- 从休眠中唤醒。

如果外部时钟振荡器配置为除 LP、XT 或 HS 模式以外的任一模式，那么双速启动将被禁止。这是因为 POR 后或从休眠中退出时，外部时钟振荡器不需要稳定时间。


3.6.2 双速启动顺序

1. 从上电复位或休眠中唤醒。
2. 使用内部振荡器以 IRCF 位（OSCCON<6:4>）设置的频率开始执行指令。
3. OST 使能，计数 1024 个时钟周期。
4. OST 超时，等待内部振荡器下降沿的到来。
5. OSTS 置 1。
6. 系统时钟保持为低，直到新时钟下一个下降沿的到来（LP、XT 或 HS 模式）。
7. 系统时钟切换到外部时钟源。

3.6.3 检查外部 / 内部时钟状态

通过检查 OSTS 位（OSCCON<3>）的状态，可以确定 PIC16F785/HV785 是否如配置字（CONFIG）中 Fosc 位定义的那样运行在外部时钟下，还是运行在内部振荡器下。


图 3-7: 双速启动



3.7 故障保护时钟监控器

故障保护时钟监控器（FSCM）使得器件在出现振荡器故障时仍能继续工作。FSCM 能在器件退出复位或休眠状态，以及振荡器起振定时器（OST）到期后的任一时刻检测振荡器故障。

图 3-8: FSCM 框图



FSCM 功能通过将配置字（CONFIG）中的 FCMEN 位置 1 来使能。适用于所有外部时钟选项（LP、XT、HS、EC、RC 或 I/O 模式）。

当外部时钟出现故障时，FSCM 将 OSFIF 位（PIR1<2>）置 1，并在 OSFIE 位（PIE1<2>）置 1 时生成振荡器故障中断。器件随后将系统时钟切换到内部振荡器。系统时钟将继续来自内部振荡器，直到外部时钟恢复并退出故障保护条件。

内部振荡器的频率取决于 IRCF 位（OSCCON<6:4>）中包含的值。一旦进入故障保护状态，OSTS 位（OSCCON<3>）会自动清零，表示内部振荡器已经激活且 WDT 被清零。SCS 位（OSCCON<0>）不会更新。使能 FSCM 并不能影响 LTS 位。

将 LFINTOSC 时钟除以 64，得到 FSCM 采样时钟。这就使得在 FSCM 采样时钟间隙有足够的时间可以发生系统时钟边沿。图 3-8 给出了 FSCM 框图。

在采样时钟的上升沿，监视锁存器将被清零（CM = 0）。在主系统时钟的下降沿，监视锁存器将被置 1（CM = 1）。在采样时钟的下降沿发生且监视锁存器未置 1 时，就检测到时钟故障。当由于 IRCF 位的影响 FSCM 使能时，将使能分配的内部振荡器。

注： 使能故障保护时钟监控器模式时，将自动使能双速启动。


PIC16F785/HV785

3.7.1 故障保护条件清除

在复位、执行 SLEEP 指令或修改 SCS 位后，故障保护条件被清除。一旦进入故障保护状态，PIC16F785/HV785 就使用内部振荡器作为系统时钟源。可以修改 IRCF 位（OSCCON<6:4>）来调整内部振荡器频率，而无需退出故障保护条件。

必须先清除故障保护条件，才能清零 OSFIF 标志位。

图 3-9: FSCM 时序图



3.7.2 复位或从休眠中唤醒

FSCM 设计为能在器件退出复位或休眠状态，以及振荡器起振定时器（OST）到期后的任一时刻检测振荡器故障。如果外部时钟处于 EC 或 RC 模式，监视将立即跟踪这些事件。

对于 LP、XT 或 HS 模式，外部振荡器需要的起振时间可能比 FSCM 采样时钟时间长；这就可能检测到假时钟故障（见图 3-9）。为防止这种情况，内部振荡器自动配置为系统时钟，它将工作直到外部时钟稳定为止（OST 已超时）。这和双速启动模式一样。一旦外部时钟稳定，LFINTOSC 将返回其原来的角色，作为 FSCM 源。

注： 由于振荡器起振时间范围较大，在振荡器起振期间（即，从复位或休眠中退出时），故障保护电路不处于激活状态。经过一段适当的时间后，用户应检查 OSTS 位（OSCCON<3>），以验证振荡器是否已成功起振以及系统时钟是否切换成功。

寄存器 3-2: OSCCON: 振荡器控制寄存器 (地址: 8Fh)

	U-0	R/W-1	R/W-1	R/W-0	R-q	R-0	R-0	R/W-0
	—	IRCF2	IRCF1	IRCF0	OSTS ⁽¹⁾	HTS	LTS	SCS
bit 7								bit 0
bit 7	未实现: 读为 0							
bit 6-4	IRCF<2:0> : 内部振荡器频率选择位 000 = 31 kHz 001 = 125 kHz 010 = 250 kHz 011 = 500 kHz 100 = 1 MHz 101 = 2 MHz 110 = 4 MHz 111 = 8 MHz							
bit 3	OSTS : 振荡器起振超时状态位 ⁽¹⁾ 1 = 器件运行在 FOSC<2:0> 定义的外部系统时钟之下 0 = 器件运行在内部系统时钟之下 (HFINTOSC 或 LFINTOSC)							
bit 2	HTS : HFINTOSC (高频——8 MHz 到 125 kHz) 状态位 1 = HFINTOSC 稳定 0 = HFINTOSC 不稳定							
bit 1	LTS : LFINTOSC (低频——31 kHz) 状态位 1 = LFINTOSC 稳定 0 = LFINTOSC 不稳定							
bit 0	SCS : 系统时钟选择位 1 = 内部振荡器用于系统时钟 0 = 时钟源由 FOSC<2:0> 决定							

注 1: 双速启动且选取 LP、XT 或 HS 为振荡器模式时, 或者故障保护模式使能时, 该位将复位为 0, 否则将复位为 1。

图注:	q = 值取决于具体条件		
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
- n = POR 值	1 = 置 1	0 = 清零	x = 未知

表 3-4: 与时钟源相关的寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	所有其他复位值
0Ch	PIR1	EEIF	ADIF	CCP1IF	C2IF	C1IF	OSFIF	TMR2IF	TMR1IF	0000 0000	0000 0000
8Ch	PIE1	EEIE	ADIE	CCP1IE	C2IE	C1IE	OSFIE	TMR2IE	TMR1IE	0000 0000	0000 0000
8Fh	OSCCON	—	IRCF2	IRCF1	IRCF0	OSTS	HTS	LTS	SCS	-110 q000	-110 q000
90h	OSCTUNE	—	—	—	TUN4	TUN3	TUN2	TUN1	TUN0	---0 0000	---u uuuu
2007h ⁽¹⁾	CONFIG	CPD	CP	MCLRE	PWRTÉ	WDTE	FOSC2	FOSC1	FOSC0	—	—

图注: x = 未知, u = 不变, - = 未实现, 读为 0, q = 取值根据具体情况而定。振荡器不使用阴影单元。

注 1: 关于所有配置字位的操作, 请参见寄存器 15-1。

PIC16F785/HV785

注:

4.0 I/O 端口

器件有 17 个可用的通用 I/O 引脚和 1 个仅用于输入的引脚。根据外设的使能情况，部分甚至全部引脚可能不能用于通用 I/O。通常而言，当某个外设使能时，其相关引脚可能不能用作通用 I/O 引脚。

注： 关于 I/O 端口的其他信息，请参见《PIC® 中档单片机系列参考手册》(DS33023_CN)。

TRISA 寄存器控制着 PORTA 引脚的方向，即使它们用作模拟输入引脚时也是如此。当引脚用于模拟输入时，用户应确保 TRISA 寄存器中的各位保持置 1。配置为模拟输入的 I/O 引脚总是读为 0。

当 RA1 配置为参考电压输出时，RA1 数字输出驱动器将自动被禁止而不影响 TRISA<1> 值。

注： 必须对 ANSEL (91h) 寄存器进行初始化，以将模拟通道配置为数字输入。配置为模拟输入的引脚读为 0。

4.1 PORTA 和 TRISA 寄存器

PORTA 是一个 6 位宽的双向端口，对应的数据方向寄存器是 TRISA (寄存器 4-2)。将 TRISA 某位置 1 (= 1) 时，会将 PORTA 的相应引脚设为输入 (即，使相应的输出驱动器呈高阻状态)。将 TRISA 某位清零 (= 0) 时，会将 PORTA 的相应引脚设为输出 (即，将输出锁存器中的内容置于选中引脚)。RA3 是个例外，仅可作为输入引脚，其 TRIS 位总是读为 1。例 4-1 显示了如何初始化 PORTA。

读取 PORTA 寄存器 (寄存器 4-1) 将读出相应引脚的电平状态，而对其进行写操作则是写入其端口锁存器。所有写操作都是“读—修改—写”操作。因此，对端口的写操作意味着总是先读端口引脚电平状态，然后修改这个值，最后再写入该端口的数据锁存器。当 MCLRE = 1 时，RA3 读为 0。

例 4-1: 初始化 PORTA

```
BCF    STATUS,RP0    ;Bank 0
BCF    STATUS,RP1    ;
CLRF   PORTA         ;Init PORTA
MOVLW  F8h           ;Set RA<2:0> to
ANDWF  ANSEL0,f      ; digital I/O
BSF    STATUS,RP0    ;Bank 1
MOVLW  0Ch           ;Set RA<3:2> as inputs
MOVWF  TRISA         ; and set RA<5:4,1:0>
                        ; as outputs
BCF    STATUS,RP0    ;Bank 0
```

寄存器 4-1:

PORTA: PORTA 寄存器 (地址: 05h 或 105h)

U-0	U-0	R/W-x	R/W-x ⁽¹⁾	R/W-x	R/W-x ⁽¹⁾	R/W-x ⁽¹⁾	R/W-x ⁽¹⁾
—	—	RA5	RA4	RA3	RA2	RA1	RA0
bit 7							
							bit 0

bit 7-6 未实现: 读为 0
 bit 5-0 **RA<5:0>**: PORTA I/O 引脚位
 1 = 端口引脚大于 V_{IH}
 0 = 端口引脚小于 V_{IL}

注 1: 上电复位后，数据锁存值是未知的，但当相应的模拟选择位为 1 时，每个端口位均读为 0 (见寄存器 12-1)。

图注:

R = 可读位 W = 可写位 U = 未实现位，读为 0
 - n = POR 值 1 = 置 1 0 = 清零 x = 未知

PIC16F785/HV785

寄存器 4-2: **TRISA: PORTA 三态寄存器 (地址: 85h 和 185h)**

U-0	U-0	R/W-1	R/W-1	R-1	R/W-1	R/W-1	R/W-1
—	—	TRISA5 ⁽²⁾	TRISA4 ⁽²⁾	TRISA3 ⁽¹⁾	TRISA2	TRISA1	TRISA0
bit 7		bit 0					

bit 7-6 未实现: 读为 0

bit 5-0 **TRISA<5:0>**: PORTA 三态控制位 ^{(1), (2)}
1 = PORTA 引脚配置为输入 (三态)
0 = PORTA 引脚配置为输出

注 1: TRISA<3> 总是读为 1。

2: 在 XT、HS 和 LP 振荡器模式下, TRISA<5:4> 总是读为 1。

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

- n = POR 值

1 = 置 1

0 = 清零

x = 未知

4.2 引脚的其他功能

PIC16F785/HV785 中每个 PORTA 引脚都具有电平变化中断功能和弱上拉功能。以下三节将对这些功能进行介绍。

4.2.1 弱上拉

每个 PORTA 引脚都具有单独配置的内部弱上拉功能。控制位 **WPUAx** 用于使能或禁止每个上拉功能。请参见寄存器 4-3。当端口引脚被配置为输出时, 这些弱上拉会自动关闭。上电复位时将禁止上拉功能, **RAPU** 位 (**OPTION_REG<7>**) 置 1。当 RA3 配置为 **MCLR** 时, RA3 上的弱上拉自动使能。

寄存器 4-3: **WPUA: 弱上拉寄存器 (地址: 95h) ^{(1), (2)}**

U-0	U-0	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
—	—	WPUA5 ⁽⁴⁾	WPUA4 ⁽⁴⁾	WPUA3 ⁽³⁾	WPUA2	WPUA1	WPUA0
bit 7		bit 0					

bit 7-6 未实现: 读为 0

bit 5-0 **WPUA<5:0>**: 弱上拉寄存器位 ^{(3), (4)}
1 = 上拉使能
0 = 上拉禁止

注 1: 必须使能全局 **RAPU** 位才能使能单独的上拉功能。

2: 如果引脚处于输出模式, 则自动禁止弱上拉器件 (**TRISA = 0**)。

3: 当在配置字中配置为 **MCLR** 时, RA3 上拉自动使能。

4: 在 XT、HS 和 LP 振荡器模式下, WPUA<5:4> 总是读为 1。

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

- n = POR 值

1 = 置 1

0 = 清零

x = 未知

4.2.2 电平变化中断

每个 PORTA 引脚均被单独配置具有电平变化中断功能。控制位 IOCAx 用于允许或禁止各引脚的中断功能。请参见寄存器 4-4。电平变化中断功能在上电复位时被禁止。

对于允许电平变化中断功能的引脚，其值将与上次读取的 PORTA 的旧锁存值相比较。所有与上次读取值不匹配的输入进行或运算，运算结果用来设置 INTCON 寄存器（寄存器 2-3）中的 PORTA 电平变化中断标志位（RAIF）。

该中断可唤醒处于休眠状态中的器件。用户在中断服务程序中可通过以下方式清除该中断：

- 对 PORTA 的任何读或写操作。这将结束不匹配条件，然后：
- 清零标志位 RAIF。

不匹配条件将继续将标志位 RAIF 置 1。读 PORTA 将结束不匹配条件并将标志位 RAIF 清零。保持上一次读取值的锁存器不受 MCLR 或 BOR 复位的影响。在这些复位之后，如果存在不匹配情况，RAIF 标志还将继续被置 1。

注： 当读操作正在执行时发生了 I/O 引脚电平变化（Q2 周期的起始时刻），则 RAIF 中断标志位可能不会被置 1。

寄存器 4-4: IOCA: 电平变化中断 PORTA 寄存器（地址：96h）⁽¹⁾

U-0	U-0	R/W0	R/W0	R/W0	R/W0	R/W0	R/W0
—	—	IOCA5 ⁽²⁾	IOCA4 ⁽²⁾	IOCA3	IOCA2	IOCA1	IOCA0
bit 7		bit 0					

bit 7-6 未实现：读为 0

bit 5-0 **IOCA<5:0>**：电平变化中断 PORTA 控制位⁽²⁾

1 = 允许电平变化中断

0 = 禁止电平变化中断

注 1： 要使各中断能够被识别，必须使能全局中断允许控制位（GIE）。

2： 在 XT、HS 和 LP 振荡器模式下，IOCA<5:4> 总是读为 1。

图注：

R = 可读位

W = 可写位

U = 未实现位，读为 0

- n = POR 值

1 = 置 1

0 = 清零

x = 未知

PIC16F785/HV785

4.2.3 PORTA 引脚说明和引脚图


每个 PORTA 引脚都与其他功能复用。这里将简要说明引脚及其复合功能。各功能的具体信息（如比较器或 A/D 转换器），请参见本数据手册中的相关章节。

4.2.3.1 RA0/AN0/C1IN+/ICSPDAT

图 4-1 给出了此引脚的引脚图。RA0 引脚可配置为下列功能之一：

- 通用 I/O
- 连接至 A/D 的模拟输入
- 连接至比较器 1 的模拟输入
- 在线串行编程数据

图 4-1: RA0 框图




4.2.3.2 RA1/AN1/C12IN0-/VREF/ICSPCLK

图 4-2 给出了此引脚的引脚图。RA1 引脚可配置为下列功能之一：

- 通用 I/O
- 连接至 A/D 的模拟输入
- 连接至比较器 1 和 2 的模拟输入
- A/D 的参考电压输入
- 经过缓冲或未经缓冲的参考电压输出
- 在线串行编程时钟

图 4-2: RA1 框图




4.2.3.3 RA2/AN2/T0CKI/INT/C1OUT

图 4-3 给出了此引脚的引脚图。RA2 引脚可配置为下列功能之一：

- 通用 I/O
- 连接至 A/D 的模拟输入
- TMR0 的时钟输入
- 外部边沿触发的中断
- 来自比较器 1 的数字输出

图 4-3: RA2 框图




4.2.3.4 RA3/MCLR/VPP

图 4-4 给出了此引脚的引脚图。RA3 引脚可配置为下列功能之一：

- 通用输入
- 带弱上拉的主清零复位

图 4-4: RA3 框图




PIC16F785/HV785

4.2.3.5 RA4/AN3/T1G/OSC2/CLKOUT

图 4-5 给出了此引脚的引脚图。RA4 引脚可配置为下列功能之一：

- 通用 I/O
- 连接至 A/D 的模拟输入
- TMR1 门控输入
- 晶振 / 谐振器连接
- 时钟输出

图 4-5: RA4 框图



4.2.3.6 RA5/T1CKI/OSC1/CLKIN

图 4-6 给出了此引脚的引脚图。RA5 引脚可配置为下列功能之一：

- 通用 I/O
- TMR1 时钟输入
- 晶振 / 谐振器连接
- 时钟输入

图 4-6: RA5 框图




表 4-1: 与 PORTA 相关的寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	所有其他复位值
05h, 105h	PORTA	—	—	RA5	RA4	RA3	RA2	RA1	RA0	--xx xxxx	--uu uuuu
10h	T1CON	T1GINV	TMR1GE	T1CKPS1	T1CKPS0	T1OSCEN	T1SYNC	TMR1CS	TMR1ON	0000 0000	0000 0000
0Bh, 8Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	T0IF	INTF	RAIF	0000 0000	0000 0000
81h, 181h	OPTION_REG	RAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
85h, 185h	TRISA	—	—	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	--11 1111	--11 1111
91h	ANSEL0	ANS7	ANS6	ANS5	ANS4	ANS3	ANS2	ANS1	ANS0	1111 1111	1111 1111
95h	WPUA	—	—	WPUA5	WPUA4	WPUA3	WPUA2	WPUA1	WPUA0	--11 1111	--11 1111
96h	IOCA	—	—	IOCA5	IOCA4	IOCA3	IOCA2	IOCA1	IOCA0	--00 0000	--00 0000
98h	REFCON	—	—	BGST	VRBB	VREN	VROE	CVROE	—	--00 000-	--00 000-
119h	CM1CON0	C1ON	C1OUT	C1OE	C1POL	C1SP	C1R	C1CH1	C1CH0	0000 0000	0000 0000
11Bh	CM2CON1	MC1OUT	MC2OUT	—	—	—	—	T1GSS	C2SYNC	00-- --10	00-- --10

图注: x = 未知, u = 不变, - = 未实现的存储单元, 读为 0。PORTA 不使用阴影单元。

PIC16F785/HV785

4.3 PORTB 和 TRISB 寄存器

PORTB 是一个 4 位宽的双向端口，对应的数据方向寄存器是 TRISB（寄存器 4-6）。将 TRISB 某位置 1（= 1）时，会将 PORTB 的相应引脚设为输入（即，使相应的输出驱动器呈高阻状态）。将 TRISB 某位清零（= 0）时，会将 PORTB 的相应引脚设为输出（即，将输出锁存器中的内容置于选中引脚）。例 4-2 显示了如何初始化 PORTB。

读取 PORTB 寄存器（寄存器 4-5）将读出相应引脚的电平状态，而对其进行写操作则是写入其端口锁存器。所有写操作都是“读—修改—写”操作。因此，对端口的写操作意味着总是先读端口引脚电平状态，然后修改这个值，最后再写入该端口的数据锁存器。

引脚 RB6 是漏极开路输出。所有其他 PORTB 引脚具有完整的 CMOS 输出驱动器。

TRISB 寄存器控制着 PORTB 引脚的方向，即使它们用作模拟输入引脚时也是如此。当引脚用于模拟输入时，用户应确保 TRISB 寄存器中的各位保持置 1。对配置为模拟输入的 I/O 引脚，总是读为 0。

注： 必须对 ANSEL1（93h）寄存器进行初始化，以将模拟通道配置为数字输入。配置为模拟输入的引脚读为 0。

例 4-2： 初始化 PORTB

```
BCF STATUS,RP0 ;Bank 0
BCF STATUS,RP1 ;
CLRF PORTB ;Init PORTB
BSF STATUS,RP0 ;Bank 1
BCF ANSEL1,2 ;digital I/O - RB4
BCF ANSEL1,3 ;digital I/O - RB5
MOVLW 30h ;Set RB<5:4> as inputs
MOVWF TRISB ;and set RB<7:6>
;as outputs
BCF STATUS,RP0 ;Bank 0
```

寄存器 4-5: PORTB: PORTB 寄存器（地址：06h 或 106h）

R/W-x	R/W-x	R/W-x ⁽¹⁾	R/W-x ⁽¹⁾	U-0	U-0	U-0	U-0
RB7	RB6	RB5	RB4	—	—	—	—
bit 7				bit 0			

bit 7-4 **RB<7:4>**: PORTB 通用 I/O 引脚位
1 = 端口引脚大于 V_{IH}
0 = 端口引脚小于 V_{IL}

bit 3-0 **未实现**: 读为 0

注 1: 上电复位后，数据锁存值是未知的，但当相应的模拟选择位为 1 时，每个端口位均读为 0（见第 82 页的寄存器 12-2）。

图注:

R = 可读位 W = 可写位 U = 未实现位，读为 0
- n = POR 值 1 = 置 1 0 = 清零 x = 未知

寄存器 4-6: TRISB: PORTB 三态寄存器（地址：86h 或 186h）

R/W-1	R/W-1	R/W-1	R/W-1	U-0	U-0	U-0	U-0
TRISB7	TRISB6	TRISB5	TRISB4	—	—	—	—
bit 7				bit 0			

bit 7-4 **TRISB<7:4>**: PORTB 三态控制位
1 = PORTB 引脚配置为输入（三态）
0 = PORTB 引脚配置为输出

bit 3-0 **未实现**: 读为 0

图注:

R = 可读位 W = 可写位 U = 未实现位，读为 0
- n = POR 值 1 = 置 1 0 = 清零 x = 未知

4.3.1 PORTB 引脚说明和引脚图

每个 PORTB 引脚都与其他功能复用。这里将简要说明引脚及其复合功能。各功能的具体信息（如 PWM、运算放大器或 A/D 转换器），请参见本数据手册中的相关章节。

4.3.1.1 RB4/AN10/OP2-

RB4/AN10/OP2- 引脚可配置为下列功能之一：


- 通用 I/O
- 连接至 A/D 的模拟输入
- 连接至运放 2 的模拟输入

4.3.1.2 RB5/AN11/OP2+

RB5/AN11/OP2+ 引脚可配置为下列功能之一：

- 通用 I/O
- 连接至 A/D 的模拟输入
- 连接至运放 2 的模拟输入

图 4-7: RB4 和 RB5 框图




4.3.1.3 RB6

RA6 引脚可配置为下列功能之一：

- 漏极开路通用 I/O

图 4-8: RB6 框图




4.3.1.4 RB7/SYNC

RB7/SYNC 引脚可配置为下列功能之一：

- 通用 I/O
- PWM 同步输入和输出

图 4-9: RB7 框图



PIC16F785/HV785

表 4-2: 与 PORTB 相关的寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	所有其他复位值
06h, 106h	PORTB	RB7	RB6	RB5	RB4	—	—	—	—	xxxx ----	uuuu ----
86h, 186h	TRISB	TRISB7	TRISB6	TRISB5	TRISB4	—	—	—	—	1111 ----	1111 ----
93h	ANSEL1	—	—	—	—	ANS11	ANS10	ANS9	ANS8	---- 1111	---- 1111
111h	PWMCON0	PRSEN	PASEN	BLANK2	BLANK1	SYNC1	SYNC0	PH2EN	PH1EN	0000 0000	0000 0000
11Dh	OPA2CON	OPAON	—	—	—	—	—	—	—	0--- ----	0--- ----

图注: x = 未知, u = 不变, - = 未实现的存储单元, 读为 0。PORTB 不使用阴影单元。

4.4 PORTC 和 TRISC 寄存器

PORTC 是一个 8 位宽的双向端口，对应的数据方向寄存器是 TRISC（寄存器 4-8）。将 TRISC 某位置 1（= 1）时，会将 PORTC 的相应引脚设为输入（即，使相应的输出驱动器呈高阻状态）。将 TRISC 某位清零（= 0）时，会将 PORTC 的相应引脚设为输出（即，将输出锁存器中的内容置于选中引脚）。例 4-3 显示了如何初始化 PORTC。

读取 PORTC 寄存器（寄存器 4-7）将读出相应引脚的电平状态，而对其进行写操作则是写入其端口锁存器。所有写操作都是“读—修改—写”操作。因此，对端口的写操作意味着总是先读端口引脚电平状态，然后修改这个值，最后再写入该端口的数据锁存器。

TRISC 寄存器控制着 PORTC 引脚的方向，即使它们用作模拟输入引脚。当引脚用于模拟输入时，用户应确保 TRISC 寄存器中的各位保持置 1。对配置为模拟输入的 I/O 引脚，总是读为 0。

当 RC4 或 RC5 配置为运放输出时，相应的 RC4 或 RC5 数字输出驱动器将自动被禁止，而无论 TRISC<4> 或 TRISC<5> 的值为何。

注： 必须对 ANSEL0（91h）和 ANSEL1（93h）寄存器进行初始化，以将模拟通道配置为数字输入。配置为模拟输入的引脚读为 0。

例 4-3： 初始化 PORTC

```
BCF    STATUS,RP0      ;Bank 0
BCF    STATUS,RP1
CLRF   PORTC           ;Init PORTC
BSF    STATUS,RP0      ;Bank 1
CLRF   ANSEL0          ;digital I/O
CLRF   ANSEL1          ;digital I/O
MOVLW  0Ch             ;Set RC<3:2> as inputs
MOVWF  TRISC            ; and set RC<5:4,1:0>
                        ; as outputs
BCF    STATUS,RP0      ;Bank 0
```

寄存器 4-7:

PORTC: PORTC 寄存器（地址：07h 或 107h）

R/W-x ⁽¹⁾	R/W-x ⁽¹⁾	R/W-x	R/W-x	R/W-x ⁽¹⁾	R/W-x ⁽¹⁾	R/W-x ⁽¹⁾	R/W-x ⁽¹⁾
RC7	RC6	RC5	RC4	RC3	RC2	RC1	RC0
bit 7							bit 0

bit 7-0

RC<7:0>: PORTC 通用 I/O 引脚位

1 = 端口引脚大于 V_{IH}

0 = 端口引脚小于 V_{IL}

注 1: 上电复位后，数据锁存值是未知的，但当相应的模拟选择位为 1 时，每个端口位均读为 0（见第 82 页的寄存器 12-1 和寄存器 12-2）。

图注:

R = 可读位

W = 可写位

U = 未实现位，读为 0

- n = POR 值

1 = 置 1

0 = 清零

x = 未知

寄存器 4-8:

TRISC: PORTC 三态寄存器（地址：87h 或 187h）

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0
bit 7							bit 0

bit 7-0

TRISC<7:0>: PORTC 三态控制位

1 = PORTC 引脚配置为输入（三态）

0 = PORTC 引脚配置为输出

图注:

R = 可读位

W = 可写位

U = 未实现位，读为 0

- n = POR 值

1 = 置 1

0 = 清零

x = 未知

PIC16F785/HV785

4.4.1 PORTC 引脚说明和引脚图

每个 PORTC 引脚都与其他功能复用。这里将简要说明引脚及其复合功能。各功能的具体信息（如比较器或 A/D 转换器），请参见本数据手册中的相关章节。

4.4.1.1 RC0/AN4/C2IN+

RC0 引脚可配置为下列功能之一：

- 通用 I/O
- 连接至 A/D 转换器的模拟输入
- 连接至比较器 2 的同相输入

4.4.1.2 RC6/AN8/OP1-

RC6/AN8/OP1- 引脚可配置为下列功能之一：


- 通用 I/O
- 连接至 A/D 的模拟输入
- 连接至运放 1 的反相输入

4.4.1.3 RC7/AN9/OP1+

RC7/AN9/OP1+ 引脚可配置为下列功能之一：

- 通用 I/O
- 连接至 A/D 的模拟输入
- 连接至运放 1 的同相输入

图 4-10: RC0、RC6 和 RC7 框图




4.4.1.4 RC1/AN5/C12IN1-/PH1

RC1 引脚可配置为下列功能之一：

- 通用 I/O
- 连接至 A/D 转换器的模拟输入
- 连接至比较器 1 和 2 的模拟输入
- 来自双相 PWM 的数字输出

图 4-11: RC1 框图



4.4.1.5 RC2/AN6/C12IN2-/OP2

RC2 引脚可配置为下列功能之一：


- 通用 I/O
- 连接至 A/D 转换器的模拟输入
- 连接至比较器 1 和 2 的模拟输入
- 来自运放 2 的模拟输出

4.4.1.6 RC3/AN7/C12IN3-/OP1

RC3 引脚可配置为下列功能之一：

- 通用 I/O
- 连接至 A/D 转换器的模拟输入
- 连接至比较器 1 和 2 的模拟输入
- 连接至运放 1 的模拟输出

图 4-12: RC2 和 RC3 框图




4.4.1.7 RC4/C2OUT/PH2

RC4 引脚可配置为下列功能之一：

- 通用 I/O
- 来自比较器 2 的数字输出
- 来自双相 PWM 的数字输出

图 4-13: RC4 框图



PIC16F785/HV785

4.4.1.8 RC5/CCP1

RC5 引脚可配置为下列功能之一：

- 通用 I/O
- 连接至捕捉 / 比较的数字输入
- 连接至 CCP 的数字输出

图 4-14: RC5 框图




表 4-3: 与 PORTC 相关的寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	所有其他复位值
07h, 107h	PORTC	RC7	RC6	RC5	RC4	RC3	RC2	RC1	RC0	xxxx xxxx	uuuu uuuu
15h	CCP1CON	—	—	DC1B1	DC1B0	CCP1M3	CCP1M2	CCP1M1	CCP1M0	0000 0000	0000 0000
87h, 187h	TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	1111 1111	1111 1111
91h	ANSEL0	ANS7	ANS6	ANS5	ANS4	ANS3	ANS2	ANS1	ANS0	1111 1111	1111 1111
93h	ANSEL1	—	—	—	—	ANS11	ANS10	ANS9	ANS8	---- 1111	---- 1111
111h	PWMCON0	PRSEN	PASEN	BLANK2	BLANK1	SYNC1	SYNC0	PH2EN	PH1EN	0000 0000	0000 0000
11Ch	OPA1CON	OPAON	—	—	—	—	—	—	—	0--- ----	0--- ----
11Dh	OPA2CON	OPAON	—	—	—	—	—	—	—	0--- ----	0--- ----

图注： x = 未知， u = 不变， - = 未实现的存储单元，读为 0。PORTC 不使用阴影单元。

5.0 TIMER0 模块

Timer0 模块定时器 / 计数器具有以下特性：

- 8 位定时器 / 计数器
- 可读写
- 8 位软件可编程预分频器
- 内部或外部时钟选择
- 从 FFh 至 00h 溢出时触发中断
- 外部时钟的边沿选择

图 5-1 是与 WDT 共用的 Timer0 模块和预分频器的框图。

注： 关于 Timer0 模块的更多信息，请参见《PIC® 中档单片机系列参考手册》(DS33023_CN)。

通过将 T0CS 位 (OPTION_REG<5>) 置 1 选择计数器模式。在此模式下，Timer0 模块在 RA2/AN2/T0CKI/INT/C1OUT 引脚的每个上升沿或下降沿递增计数。递增边沿取决于时钟源边沿 (T0SE) 控制位 (OPTION_REG<4>) 的设置。清零 T0SE 位选择上升沿。

- 注 1：** 计数器模式具有特定的外部时钟要求。关于这些要求的更多信息，请参见《PIC® 中档单片机系列参考手册》(DS33023_CN)。
- 2：** 必须对 ANSEL0 (91h) 寄存器进行初始化，以将模拟通道配置为数字输入。配置为模拟输入的引脚读为 0。


5.1 Timer0 工作原理

通过清零 T0CS 位 (OPTION_REG<5>) 选择定时器模式。在定时器模式下，Timer0 模块在每个指令周期递增 (不带预分频器)。如果对 TMR0 执行写操作，在接下来的两个指令周期 TMR0 禁止递增。用户可将一个调整值写入 TMR0 寄存器来避开这一问题。

5.2 Timer0 中断

当 TMR0 寄存器定时器 / 计数器从 FFh 至 00h 溢出时，产生 Timer0 中断。此溢出将 T0IF 位 (INTCON<2>) 置 1。可以通过清零 T0IE 位 (INTCON<5>) 来屏蔽该中断。在重新允许中断之前，T0IE 位 (INTCON<5>) 必须通过 Timer0 模块的中断服务程序用软件清零。休眠状态下，由于定时器被关闭，所以 Timer0 中断无法唤醒处理器。

图 5-1: TIMER0/WDT 预分频器的框图



PIC16F785/HV785

5.3 Timer0 与外部时钟配合使用

不使用预分频器时，外部时钟输入等同于预分频器输出。通过对内部相位时钟 Q2 和 Q4 周期的预分频器输出进行采样，可实现 T0CKI 与内部相位时钟的同步。因此，要求 T0CKI 的高电平状态和低电平状态分别保持至少 2 T_{osc} 的时间（以及 20 ns 的短暂 RC 延时）。请参见其相应器件的电气规范说明。

5.4 预分频器

Timer0 模块使用一个 8 位计数器作为预分频器，该计数器用于看门狗定时器时则为后分频器。为简化起见，该计数器在本数据手册中统称为“预分频器”。在软件中通过设定控制位 PSA (OPTION_REG<3>)，可对预分频器的分配进行控制。PSA 位清零可将预分频器分配给 Timer0。在 PS<2:0> 位 (OPTION_REG<2:0>) 中可选择预分频器的设定值。

预分频器是不可读写的。将其分配给 Timer0 模块时，所有写入 TMR0 寄存器的指令（例如，CLRF 1、MOVWF 1 和 BSF 1, x 等），都会将预分频器清零。将预分频器分配给 WDT 时，CLRWDT 指令会同时将预分频器和看门狗定时器清零。

5.4.1 切换预分频器的分配

预分频器的分配完全由软件控制（即，可以在程序执行过程中“随时”对预分频器的分配进行更改）。为避免器件意外复位，当把预分频器在 Timer0 和 WDT 之间进行分配时，必须执行以下指令序列（例 5-1 和例 5-2）。

例 5-1: 改变预分频器的分配 (TIMER0→WDT)

BCF	STATUS, RP0	;Bank 0
BCF	STATUS, RP1	;
CLRWDT		;Clear WDT
CLRF	TMR0	;Clear TMR0 and
		; prescaler
BSF	STATUS, RP0	;Bank 1
MOVLW	b'00101111'	;Required if desired
MOVWF	OPTION_REG	; PS2:PS0 is
CLRWDT		; 000 or 001
		;
MOVLW	b'00101xxx'	;Set postscaler to
MOVWF	OPTION_REG	; desired WDT rate
BCF	STATUS, RP0	;Bank 0

将预分频器从 WDT 分配给 TMR0 模块时，使用例 5-2 所示的指令序列。即使禁止了 WDT，也应该执行该指令序列以防误操作。

例 5-2: 改变预分频器的分配 (WDT→TIMER0)

CLRWDT		;Clear WDT and
		; prescaler
BSF	STATUS, RP0	;Bank 1
BCF	STATUS, RP1	;
MOVLW	b'xxxx0xxx'	;Select TMR0,
		; prescale, and
		; clock source
MOVWF	OPTION_REG	;
BCF	STATUS, RP0	;Bank 0

表 5-1: 与 TIMER0 相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	所有其他复位值
01h, 101h	TMR0	Timer0 模块寄存器								xxxx xxxx	uuuu uuuu
0Bh, 8Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	T0IF	INTF	RAIF	0000 0000	0000 0000
81h, 181h	OPTION_REG	RAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
91h	ANSEL0	ANS7	ANS6	ANS5	ANS4	ANS3	ANS2	ANS1	ANS0	1111 1111	1111 1111
85h, 185h	TRISA	—	—	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	--11 1111	--11 1111

图注: — = 未实现的存储单元，读为 0，u = 不变，x = 未知。Timer0 模块不使用阴影单元。

6.0 具备门控功能的 TIMER1 模块


Timer1 模块是 PIC16F785/HV785 的 16 位计数器。图 6-1 给出了 Timer1 模块的基本框图。Timer1 具有以下特性：

- 16 位定时器 / 计数器 (TMR1H:TMR1L)
- 可读写
- 内部或外部时钟选择
- 同步或异步工作
- 从 FFFFh 至 0000h 溢出时触发中断
- 溢出触发唤醒 (异步模式)
- 可选的外部使能输入：
 - 可选择门控源：T1G 或 C2 输出 (T1GSS)
 - 可选择门控极性 (T1GINV)
- 可选的 LP 振荡器

如寄存器 6-1 所示，Timer1 控制寄存器 (T1CON) 用于使能/禁止 Timer1 以及选择 Timer1 模块的各种特性。

注： 关于定时器模块的更多信息，请参见《PIC® 中档单片机系列参考手册》(DS33023_CN)。

图 6-1: TIMER1 PIC16F785/HV785 框图



PIC16F785/HV785

6.1 Timer1 工作模式

Timer1 可工作在以下三种模式之一：

- 带预分频器的 16 位定时器
- 16 位同步计数器
- 16 位异步计数器

在定时器模式下，Timer1 在每个指令周期递增。在计数器模式下，Timer1 在外部时钟输入 T1CKI 的上升沿递增。而且，计数器模式时钟可以与单片机系统时钟同步，也可以异步工作。

在计数器和定时器模块中，计数器 / 定时器时钟可以用 Timer1 门进行门控，可将其选择为 T1G 引脚或比较器 2 的输出。

如果需要使用外部时钟振荡器（并且单片机正在使用 LP 振荡器或不带 CLKOUT 的 INTOSC），Timer1 可以将 LP 振荡器用作时钟源。

注： 在计数器模式下，在以下任意一个或多个条件发生后，在第一个递增上升沿之前，计数器应先记录对齐一个下降沿。

- 上电复位后 Timer1 被使能
- 写 TMR1H 或 TMR1L
- 当 T1CKI 为高电平时，Timer1 被禁止（TMR1ON = 0），当 T1CKI 为低电平时，Timer1（TMR1ON = 1）被使能。请参见图 6-2。

6.2 Timer1 中断

一对 Timer1 寄存器（TMR1H:TMR1L）递增到 FFFFh，然后返回到 0000h。当 Timer1 计满返回时，Timer1 中断标志位（PIR1<0>）将置 1。为使能计满返回时的中断，必须将以下寄存器位置 1：

- Timer1 中断允许位（PIE1<0>）
- PEIE 位（INTCON<6>）
- GIE 位（INTCON<7>）

在中断服务程序中将 TMR1IF 位清零将清除中断。

注： 在重新允许中断前，应将一对 TMR1H:TMR1L 寄存器以及 TMR1IF 位清零。

6.3 Timer1 预分频器

Timer1 有四个预分频器选项，允许对时钟输入进行 1、2、4 或 8 分频。T1CKPS 位（T1CON<5:4>）控制预分频器计数。对预分频计数器不能直接进行读写操作；但是，通过写入 TMR1H 或 TMR1L 可将预分频计数器清零。


6.4 Timer1 门控

Timer1 门控源可用软件配置为 T1G 引脚或比较器 2 的输出。这使得器件能够使用 T1G 对外部事件进行直接计时，或者使用比较器 2 对模拟事件进行直接计时。Timer1 门控源的选择，请参见 CM2CON1（寄存器 9-3）。这个特性可以简化 Δ - Σ A/D 转换器和许多其他应用的程序。 Δ - Σ A/D 转换器的更多信息，请参见 Microchip 网站（www.microchip.com）。

注： 将 T1G 或 C2OUT 用作 Timer1 门控源之前，必须将 TMR1GE 位（T1CON<6>）置 1。选择 Timer1 门控源的更多信息，请参见寄存器 9-3。

无论门控源来自 T1G 引脚还是比较器 2 的输出，均可使用 T1GINV 位（T1CON<7>）反转 Timer1 门控。这样可将 Timer1 配置为测量事件之间的高电平有效或低电平有效时间。

图 6-2: TIMER1 递增边缘



寄存器 6-1:

T1CON: TIMER1 控制寄存器 (地址: 10h)

R/W0	R/W0	R/W0	R/W0	R/W0	R/W0	R/W0	R/W0
T1GINV ⁽¹⁾	TMR1GE ⁽²⁾	T1CKPS1	T1CKPS0	T1OSCEN	$\overline{T1SYNC}$	TMR1CS	TMR1ON
bit 7							bit 0

- bit 7 **T1GINV:** Timer1 门控反转位 ⁽¹⁾
 1 = Timer1 门控高电平有效 (见 bit 6)
 0 = Timer1 门控低电平有效 (见 bit 6)
- bit 6 **TMR1GE:** Timer1 门控使能位 ⁽²⁾
如果 TMR1ON = 0:
 该位为无关位
如果 TMR1ON = 1:
 1 = 如果 Timer1 门控有效 (见 bit 7), 则开启 Timer1
 0 = Timer1 与 Timer1 门控无关
- bit 5-4 **T1CKPS<1:0>:** Timer1 输入时钟预分频比选择位
 11 = 1:8 预分频比
 10 = 1:4 预分频比
 01 = 1:2 预分频比
 00 = 1:1 预分频比
- bit 3 **T1OSCEN:** LP 振荡器使能控制位
如果系统时钟是不带 CLKOUT 的 INTOSC 或 LP 模式:
 1 = LP 振荡器使能作为 Timer1 的时钟
 0 = LP 振荡器关闭
否则:
 该位为无关位
- bit 2 **T1SYNC:** Timer1 外部时钟输入同步控制位
TMR1CS = 1:
 1 = 不同步外部时钟输入
 0 = 同步外部时钟输入
TMR1CS = 0:
 该位为无关位。Timer1 使用内部时钟。
- bit 1 **TMR1CS:** Timer1 时钟源选择位
 1 = 使用来自 T1CKI 引脚 (在上升沿) 的外部时钟
 0 = 内部时钟 (Fosc/4)
- bit 0 **TMR1ON:** Timer1 启动控制位
 1 = 使能 Timer1
 0 = 停止 Timer1

注 1: T1GINV 位反转 Timer1 门控逻辑, 无论其来源为何。

2: 要将 T1G 引脚或 C2OUT (选择哪个由 T1GSS 位 (CM2CON1<1>) 控制) 用作 Timer1 门控源, 必须将 TMR1GE 位置 1。

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

- n = POR 值

1 = 置 1

0 = 清零

x = 未知

6.5 Timer1 在异步计数器模式下的工作原理

如果控制位 $\overline{T1SYNC}$ ($T1CON<2>$) 置 1，外部时钟输入将不同步。定时器继续异步于内部相位时钟进行递增计数。在休眠模式下，定时器将继续递增，并在溢出时产生中断以唤醒处理器。但是，用软件对定时器进行读/写操作时，要特别当心（第 6.5.1 节）。

注： 必须对 ANSEL0 (91h) 寄存器进行初始化，以将模拟通道配置为数字输入。配置为模拟输入的引脚读为 0。

6.5.1 在异步计数器模式下读写 TIMER1

当定时器采用外部异步时钟工作时，对 TMR1H 或 TMR1L 的读操作将确保有效（由硬件实现）。但是，应该注意的是，用两个 8 位值来读取 16 位定时器本身就会产生某些问题，这是因为定时器可能在两次读操作之间产生溢出。

对于写操作，建议用户直接停止计数器，然后写入所期望的值。如果寄存器正在进行递增计数，对定时器寄存器进行写操作，可能会导致写入竞争，从而可能在定时器寄存器中产生不可预测的值。

读 16 位值需要特别小心。《PIC® 中档单片机参考手册》(DS33023_CN) 中的示例给出了当 Timer1 在异步模式下运行时如何读写 Timer1。

6.6 Timer1 振荡器

在引脚 OSC1（输入）和 OSC2（放大输出）之间接有一个内置晶体振荡器电路。通过将控制位 T1OSCEN ($T1CON<3>$) 置 1 可启用该电路。该电路采用低功耗振荡器，频率可达 32.768 kHz。在休眠模式下，它将继续工作。该电路主要用于 32.768 kHz 音叉（Tuning Fork）式晶振。

Timer1 振荡器与系统 LP 振荡器共用。因此，只有当主系统时钟也是 LP 振荡器或来自于内部振荡器时，Timer1 才能采用该模式。与系统 LP 振荡器相同，用户必须提供软件延时以保证振荡器能够正常起振。

当系统时钟与 Timer1 共用 LP 振荡器时，休眠模式将不会禁止系统时钟。

当使能 Timer1 振荡器时，TRISA<5> 和 TRISA<4> 位被置 1。RA5 和 RA4 位读为 0，而 TRISA<5> 和 TRISA<4> 位读为 1。

注： 在使用之前，振荡器需要一定的起振和稳定时间。因此，T1OSCEN 应置 1，且在使能 Timer1 之前确保有一定的延时。

6.7 Timer1 在休眠模式下的工作原理

只有在设定异步计数器模式时，Timer1 才能在休眠模式下工作。在该模式下，可使用外部晶振或时钟源信号使计数器递增。要设置定时器以唤醒器件，应：

- Timer1 必须开启 ($T1CON<0>$)
- 必须将 TMR1IE 位 ($PIE1<0>$) 置 1
- 必须将 PEIE 位 ($INTCON<6>$) 置 1

器件将在溢出时被唤醒。如果将 GIE 位 ($INTCON<7>$) 置 1，溢出时器件将被唤醒并跳转至中断服务程序 (0004h)。如果将 GIE 位清零，将继续执行下一条指令。

表 6-1: 与 TIMER1 相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	所有其他复位值
0Bh, 8Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	T0IF	INTF	RAIF	0000 0000	0000 0000
0Ch	PIR1	EEIF	ADIF	CCP1IF	C2IF	C1IF	OSFIF	TMR2IF	TMR1IF	0000 0000	0000 0000
0Eh	TMR1L	16 位 TMR1 寄存器低位字节的保持寄存器								xxxx xxxx	uuuu uuuu
0Fh	TMR1H	16 位 TMR1 寄存器高位字节的保持寄存器								xxxx xxxx	uuuu uuuu
10h	T1CON	T1GINV	TMR1GE	T1CKPS1	T1CKPS0	T1OSCEN	$\overline{T1SYNC}$	TMR1CS	TMR1ON	0000 0000	uuuu uuuu
11Bh	CM2CON1	MC1OUT	MC2OUT	—	—	—	—	T1GSS	C2SYNC	00-- --10	00-- --10
8Ch	PIE1	EEIE	ADIE	CCP1IE	C2IE	C1IE	OSFIE	TMR2IE	TMR1IE	0000 0000	0000 0000
91h	ANSEL0	ANS7	ANS6	ANS5	ANS4	ANS3	ANS2	ANS1	ANS0	1111 1111	1111 1111

图注: x = 未知, u = 不变, - = 未实现, 读为 0。Timer1 模块不使用阴影单元。

7.0 TIMER2 模块

Timer2 模块定时器是 8 位定时器，具有以下特性：

- 8 位定时器（TMR2 寄存器）
- 8 位周期寄存器（PR2）
- 可读写（以上两个寄存器）
- 软件可编程预分频器（1:1、1:4 或 1:16）
- 软件可编程后分频器（1:1 至 1:16）
- TMR2 与 PR2 匹配时中断

Timer2 具有一个控制寄存器，如寄存器 7-1 所示。可以通过清零控制位 TMR2ON（T2CON<2>）关闭 TMR2，以实现功耗最小。图 7-1 是 Timer2 模块的简化框图。Timer2 预分频器和后分频器的选择都由该寄存器控制。

7.1 Timer2 工作原理

Timer2 可用作 CCP 模块的 PWM 模式的 PWM 时基。TMR2 寄存器是可读写的，在任何器件复位时都会被清零。输入时钟（Fosc/4）有一个由控制位 T2CKPS<1:0>（T2CON<1:0>）选择的预分频选项（1:1、1:4 或 1:16）。TMR2 的匹配输出通过一个 4 位的后分频器（提供范围为 1:1 到 1:16 的分频比）产生 TMR2 中断（锁存在标志位 TMR2IF（PIR1<1>）中）。

预分频和后分频计数器在发生以下情况时清零：

- 对 TMR2 寄存器进行写操作
- 对 T2CON 寄存器进行写操作
- 任何器件复位（上电复位、MCLR 复位、看门狗定时器复位或欠压复位）

写 T2CON 时 TMR2 不会清零。

寄存器 7-1:

T2CON: TIMER2 控制寄存器（地址：12h）

U-0	R/W0	R/W0	R/W0	R/W0	R/W0	R/W0	R/W0
—	TOUTPS3	TOUTPS2	TOUTPS1	TOUTPS0	TMR2ON	T2CKPS1	T2CKPS0
bit 7							bit 0

- bit 7 **未实现：**读为 0
- bit 6-3 **TOUTPS<3:0>:** Timer2 输出后分频比选择位
- 0000 = 1:1 后分频比
- 0001 = 1:2 后分频比
-
-
-
- 1111 = 1:16 后分频比
- bit 2 **TMR2ON:** Timer2 启动控制位
- 1 = 开启 Timer2
- 0 = 关闭 Timer2
- bit 1-0 **T2CKPS<1:0>:** Timer2 时钟预分频值选择位
- 00 = 预分频值为 1
- 01 = 预分频值为 4
- 1x = 预分频值为 16

图注:

R = 可读位	W = 可写位	U = 未实现位，读为 0
- n = POR 值	1 = 置 1	0 = 清零 x = 未知

PIC16F785/HV785

7.2 Timer2 中断

Timer2 模块具有一个 8 位的周期寄存器 PR2。Timer2 从 00h 开始递增直至与 PR2 匹配，然后在下一个递增周期复位至 00h。PR2 是可读写寄存器。PR2 寄存器复位后初始化到 FFh。

图 7-1: TIMER2 框图




表 7-1: 与 TIMER2 相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	所有其他复位值
0Bh, 8Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	T0IF	INTF	RAIF	0000 0000	0000 0000
0Ch	PIR1	EEIF	ADIF	CCP1IF	C2IF	C1IF	OSFIF	TMR2IF	TMR1IF	0000 0000	0000 0000
11h	TMR2	8 位 TMR2 寄存器的保持寄存器								0000 0000	0000 0000
12h	T2CON	—	TOUTPS3	TOUTPS2	TOUTPS1	TOUTPS0	TMR2ON	T2CKPS1	T2CKPS0	-000 0000	-000 0000
8Ch	PIE1	EEIE	ADIE	CCP1IE	C2IE	C1IE	OSFIE	TMR2IE	TMR1IE	0000 0000	0000 0000
92h	PR2	Timer2 模块周期寄存器								1111 1111	1111 1111

图注: x = 未知, u = 不变, - = 未实现, 读为 0。Timer2 模块不使用阴影单元。

8.0 捕捉 / 比较 / PWM (CCP) 模块

捕捉 / 比较 / PWM (CCP) 模块包含一个 16 位寄存器，该寄存器可作为：

- 16 位捕捉寄存器
- 16 位比较寄存器
- PWM 主 / 从占空比寄存器

捕捉 / 比较 / PWM 寄存器 1 (CCPR1) 由两个 8 位寄存器组成：CCPR1L (低字节) 和 CCPR1H (高字节)。CCP1CON 寄存器控制 CCP 的操作。比较匹配将产生特殊事件触发并将 TMR1H 和 TMR1L 寄存器清零。

表 8-1: CCP 模式——所需的定时器资源

CCP 模式	定时器资源
捕捉	Timer1
比较	Timer1
PWM	Timer2

寄存器 8-1: CCP1CON: CCP 操作寄存器 (地址: 15h)

U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	—	DC1B1	DC1B0	CCP1M3	CCP1M2	CCP1M1	CCP1M0
bit 7							bit 0

bit 7-6 未实现：读为 0。

bit 5-4 **DC1B<1:0>**: PWM 占空比最低有效位

捕捉模式:

未使用

比较模式:

未使用

PWM 模式:

这些位是 PWM 占空比的低 2 位。高 8 位在 CCPR1L 中。

bit 3-0 **CCP1M<3:0>**: CCP 模式选择位

0000 = 捕捉 / 比较 / PWM 关闭 (复位 CCP 模块)

0001 = 未使用 (保留)

0010 = 比较模式，匹配时输出电平翻转 (CCP1IF 位置 1)

0011 = 未使用 (保留)

0100 = 捕捉模式，每个下降沿

0101 = 捕捉模式，每个上升沿

0110 = 捕捉模式，每 4 个上升沿

0111 = 捕捉模式，每 16 个上升沿

1000 = 比较模式，匹配时输出置 1 (CCP1IF 位置 1)

1001 = 比较模式，匹配时输出清零 (CCP1IF 位置 1)

1010 = 比较模式，匹配时产生软件中断 (CCP1IF 位置 1，CCP1 引脚不受影响)

1011 = 比较模式，触发特殊事件 (CCP1IF 位置 1；TMR1 复位，且如果 A/D 模块被使能，启动一次 A/D 转换。CCP1 引脚不受影响。)

110x = PWM 模式：CCP1 输出为高电平时有效。

111x = PWM 模式：CCP1 输出为低电平时有效。

图注：

R = 可读位

W = 可写位

U = 未实现位，读为 0

- n = POR 值

1 = 置 1

0 = 清零

x = 未知

8.1 捕捉模式

在捕捉模式下，当在引脚 RC5/CCP1 上发生某一事件时，CCPR1H:CCPR1L 捕捉 TMR1 寄存器中的 16 位值。这些事件如下所示，可由 CCP1CON<3:0> 位进行配置：

- 每个下降沿
- 每个上升沿
- 每 4 个上升沿
- 每 16 个上升沿


进行捕捉后，中断请求标志位 CCP1IF (PIR1<5>) 被置 1。该中断标志位必须用软件清零。如果在寄存器 CCPR1 中的值被读出之前又发生另一次捕捉，那么原来的捕捉值会被新捕捉值覆盖。

8.1.1 CCP1 引脚配置

在捕捉模式下，应该通过把 TRISC<5> 位置 1 将 RC5/CCP1 引脚配置为输入。

注： 如果 RC5/CCP1 引脚配置为输出，则写端口将产生一次捕捉条件。

图 8-1: 捕捉模式工作原理框图



8.1.2 TIMER1 模式选择

为使 CCP 模块使用捕捉特性，Timer1 必须运行在定时器模式或同步计数器模式。在异步计数器模式下，捕捉操作可能无法进行。

8.1.3 软件中断

当捕捉模式改变时，可能会产生一次误捕捉中断。用户应该保持 CCP1IE 位 (PIE1<5>) 清零以避免误中断，且应在任何这种工作模式改变之后清零标志位 CCP1IF (PIR1<5>)。

8.1.4 CCP 预分频器

通过设置 CCP1M<3:0> (CCP1CON<3:0>) 位，可以选择 4 种不同的预分频比。每当关闭 CCP 模块，或者 CCP 模块不在捕捉模式时，预分频计数器都会被清零。任何复位都会将预分频计数器清零。

从一个捕捉预分频比切换到另一个时可能产生一次中断。而且，预分频计数器不会被清零；因此，第一次捕捉时可能是一个非零的预分频比。例 8-1 给出了切换捕捉预分频比的建议方法。这个示例在清零预分频计数器时，不会产生误中断。

例 8-1: 更改捕捉预分频比

```
CLRF    CCP1CON    ;Turn CCP module off
MOVLW   NEW_CAPT_PS;Load the W reg with
                    ; the new prescaler
                    ; move value and CCP ON
MOVWF   CCP1CON    ;Load CCP1CON with this
                    ; value
```


8.2 比较模式

在比较模式下，16 位 CCPR1 寄存器的值持续不断与一对 TMR1 寄存器的值作比较。如果二者匹配，RC5/CCP1 引脚将：

- 驱动为高电平
- 驱动为低电平
- 保持不变

引脚的动作由控制位 CCP1M<3:0> (CCP1CON<3:0>) 的值决定。同时，中断标志位 CCP1IF (PIR1<5>) 被置 1。

图 8-2: 比较模式工作原理框图



8.2.1 CCP1 引脚配置

用户必须通过把 TRISC<5> 位清零将 RC5/CCP1 引脚配置为输出。

注： 清零 CCP1CON 寄存器将把 RC5/CCP1 比较输出锁存器强制设为缺省的低电平。这不是 PORTC 的 I/O 数据锁存器。

8.2.2 TIMER1 模式选择

如果 CCP 模块使用比较功能，则 Timer1 必须运行在定时器模式或同步计数器模式。在异步计数器模式下，比较操作可能无法进行。

8.2.3 软件中断模式

当选择产生软件中断模式 (CCP1M<3:0> = 1010) 时，RC5/CCP1 引脚不受影响。CCP1IF (PIR1<5>) 位被置 1，产生一个 CCP 中断 (如果使能)。请参见寄存器 8-1。

8.2.4 特殊事件触发

在这种模式下 (CCP1M<3:0> = 1011)，将产生一个内部硬件触发信号，可用于启动一个动作。请参见寄存器 8-1。

一旦 TMR1H:TMR1L 这对寄存器和 CCPR1H:CCPR1L 这对寄存器之间发生匹配，便会发生 CCP 的特殊事件触发输出。TMR1H:TMR1L 寄存器在 TMR1 时钟的下一个上升沿到来之前不会复位。这使 CCPR1H:CCPR1L 寄存器可作为 Timer1 的 16 位可编程周期寄存器。如果 A/D 模块被使能，特殊事件触发输出也会启动一次 A/D 转换。

注 1： CCP 模块的特殊事件触发不会将中断标志位 TMR1IF (PIR1<0>) 置 1。

2： 在产生特殊事件触发条件和 TMR1 复位的时钟边沿之间改变 CCPR1H 和 CCPR1L 这对寄存器的内容将移除匹配条件，这样可以防止复位发生。

表 8-2: 与捕捉、比较和 TIMER1 相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	所有其他复位值
0Bh 8Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	T0IF	INTF	RAIF	0000 0000	0000 0000
0Ch	PIR1	EEIF	ADIF	CCP1IF	C2IF	C1IF	OSFIF	TMR2IF	TMR1IF	0000 0000	0000 0000
0Eh	TMR1L	16 位 TMR1 寄存器低位字节的保持寄存器								xxxx xxxx	uuuu uuuu
0Fh	TMR1H	16 位 TMR1 寄存器高位字节的保持寄存器								xxxx xxxx	uuuu uuuu
10h	T1CON	T1GINV	TMR1GE	T1CKPS1	T1CKPS0	T1OSCEN	T1SYN $\bar{C}$	TMR1CS	TMR1ON	0000 0000	uuuu uuuu
11Bh	CM2CON1	MC1OUT	MC2OUT	—	—	—	—	T1GSS	C2SYNC	00-- --10	00-- --10
13h	CCPR1L	捕捉 / 比较 / PWM 寄存器 1 低位字节								xxxx xxxx	uuuu uuuu
14h	CCPR1H	捕捉 / 比较 / PWM 寄存器 1 高位字节								xxxx xxxx	uuuu uuuu
15h	CCP1CON	—	—	DC1B1	DC1B0	CCP1M3	CCP1M2	CCP1M1	CCP1M0	--00 0000	--00 0000
87h, 187h	TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	--11 1111	--11 1111
8Ch	PIE1	EEIE	ADIE	CCP1IE	C2IE	C1IE	OSFIE	TMR2IE	TMR1IE	0000 0000	0000 0000

图注： — = 未实现的存储单元，读为 0，u = 不变，x = 未知。捕捉、比较或 Timer1 模块不使用阴影单元。

8.3 CCP PWM 模式


在脉宽调制 (PWM) 模式下, CCP 模块会在 RC5/CCP1 引脚上产生最多 10 位分辨率的 PWM 输出信号。由于 RC5/CCP1 引脚与 PORTC 数据锁存器复用, 因此必须清零 TRISC<5> 以使 RC5/CCP1 引脚为输出引脚。

注: 清零 CCP1CON 寄存器将把 PWM 输出锁存器强制设为缺省的无效电平。这不是 PORTC 的 I/O 数据锁存器。

图 8-3 给出了 PWM 工作原理的简化框图。

关于如何设置 CCP 模块使之工作于 PWM 模式的步骤, 请参见第 8.3.5 节 “设置 PWM 操作”。


图 8-3: 简化的 PWM 框图



注 1: 8 位定时器 TMR2 寄存器和 2 位内部 Q 时钟或 2 位预分频器组合成 10 位时基。

PWM 输出（图 8-4）中包含一个时基（周期）和一段输出保持为高电平的时间（占空比）。PWM 的频率是周期的倒数（1/周期）。

图 8-4: CCP PWM 输出



8.3.1 PWM 周期

PWM 周期可通过写 PR2 寄存器来设定。PWM 周期可由公式 8-1 计算：

公式 8-1: PWM 周期

$$PWM \text{ 周期} = [(PR2) + 1] \cdot 4 \cdot T_{OSC} \cdot (TMR2 \text{ 预分频比})$$

PWM 频率定义为 $1/[PWM \text{ 周期}]$ 。

当 TMR2 中的值与 PR2 中的值相等时, 在下一个递增周期将发生以下 3 个事件：

- TMR2 被清零
- RC5/CCP1 引脚被置 1。（例外：如果 PWM 占空比 = 0%，引脚不会被置 1）
- PWM 占空比从 CCPR1L 锁存到 CCPR1H

注: 在确定 PWM 频率时不使用 Timer2 后分频器（见第 7.1 节 “Timer2 工作原理”）。后分频器可用于获得与 PWM 输出不同频率的伺服更新速率。

8.3.2 PWM 占空比

通过写入 CCPR1L 寄存器和 DC1B<1:0> (CCP1CON<5:4>) 位可以设定 PWM 占空比。分辨率最高可达 10 位。CCPR1L 中包含高 8 位而 DC1B<1:0> 中包含低 2 位。CCPR1L 和 DC1B<1:0> 可在任何时候写入。在 PWM 模式下，CCPR1H 是只读寄存器。该 10 位值由 CCPR1L (CCP1CON<5:4>) 表示。

公式 8-2 用于计算 PWM 的占空比时间。

公式 8-2: PWM 占空比

$$PWM \text{ 占空比} = (CCPR1L:CCP1CON<5:4>) \cdot T_{osc} \cdot (TMR2 \text{ 预分频比})$$

可以在任何时候写入 CPR1L 和 DC1B<1:0>，但是在 PR2 和 TMR2 发生匹配（即周期结束）前占空比值不会被锁存到 CCPR1H。在 PWM 模式下，CCPR1H 是只读寄存器。

CCPR1H 寄存器和一个 2 位的内部锁存器用于为 PWM 占空比提供双重缓冲。这种双重缓冲结构非常重要，它可以避免在 PWM 操作中产生毛刺。

由于缓冲作用，模块会一直等到定时器复位，而不是立即开始。这意味着增强型 PWM 波形与标准 PWM 波形并不完全一致，而是偏移一个指令周期（4 T_{osc}）。

当 CCPR1H 和 2 位锁存值与组合到内部 2 位 Q 时钟或 2 位 TMR2 预分频器的 TMR2 相匹配时，RC5/CCP1 引脚被清零。

公式 8-3 给出了最大 PWM 分辨率的计算方法，它是 PR2 的函数。

公式 8-3: PWM 分辨率

$$\text{分辨率} = \frac{\log[4(PR2 + 1)]}{\log(2)} \text{ 位}$$

注：如果 PWM 占空比的值比 PWM 周期长，则指定的 PWM 引脚将保持不变。

表 8-3: PWM 频率和分辨率示例 (F_{osc} = 20 MHz)

PWM 频率	1.22 kHz ⁽¹⁾	4.88 kHz ⁽¹⁾	19.53 kHz	78.12 kHz	156.3 kHz	208.3 kHz
定时器预分频比 (1, 4, 16)	16	4	1	1	1	1
PR2 值	0xFF	0xFF	0xFF	0x3F	0x1F	0x17
最大分辨率 (位)	10	10	10	8	7	6.6

注 1: 更改占空比将导致毛刺。

PIC16F785/HV785

8.3.3 休眠模式下的操作

在休眠模式下，所有时钟源都被禁止。Timer2 不再递增，模块的状态也不会改变。如果 RC5/CCP1 引脚正在驱动一个值，则会继续驱动该值。当器件被唤醒时，将从该状态继续。

8.3.3.1 使用故障保护时钟监控器操作

如果使能故障保护时钟监控器，时钟故障将强制 CCP 从内部振荡器时钟源（可能与主时钟的时钟频率不同）获取时钟信号。

更多详细信息，请参见第 3.0 节“时钟源”。

8.3.4 复位的影响

任何复位都将强制所有端口为输入模式，并强制 CCP 寄存器为其复位状态。

8.3.5 设置 PWM 操作

如果要将在 CCP 模块配置成工作于 PWM 模式，可采用以下步骤：

1. 通过把 TRISC<5> 位置 1 将 PWM 引脚（RC5/CCP1）配置为输入。
2. 通过装载 PR2 寄存器设置 PWM 周期。
3. 通过装载相应的值到 CCP1CON 寄存器为 PWM 模式配置 CCP 模块。
4. 通过装载 CCPR1L 寄存器和 CCP1CON<5:4> 位设置 PWM 占空比。
5. 配置及启动 TMR2:
 - 通过清零 TMR2IF 位（PIR1<1>）清零 TMR2 中断标志位。
 - 通过装载 T2CKPS 位（T2CON<1:0>）设置 TMR2 预分频值。
 - 通过将 TMR2ON 位置 1（T2CON<2>）使能 Timer2。
6. 在新的 PWM 周期开始后使能 PWM 输出：
 - 等待直到 TMR2 溢出（TMR2IF 位置 1）。
 - 通过清零 TRISC<5> 位使能 RC5/CCP1 引脚输出。

表 8-4: 与 CCP 和 TIMER2 相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	所有其他复位值
0Bh, 8Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	T0IF	INTF	RAIF	0000 0000	0000 0000
0Ch	PIR1	EEIF	ADIF	CCP1IF	C2IF	C1IF	OSFIF	TMR2IF	TMR1IF	0000 0000	0000 0000
11h	TMR2	Timer2 模块寄存器								0000 0000	0000 0000
12h	T2CON	—	TOUTPS3	TOUTPS2	TOUTPS1	TOUTPS0	TMR2ON	T2CKPS1	T2CKPS0	-000 0000	-000 0000
13h	CCPR1L	捕捉 / 比较 / PWM 寄存器 1 低位字节								xxxx xxxx	uuuu uuuu
14h	CCPR1H	捕捉 / 比较 / PWM 寄存器 1 高位字节								xxxx xxxx	uuuu uuuu
15h	CCP1CON	—	—	DC1B1	DC1B0	CCP1M3	CCP1M2	CCP1M1	CCP1M0	0000 0000	0000 0000
87h	TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	- -11 1111	- -11 1111
8Ch	PIE1	EEIE	ADIE	CCP1IE	C2IE	C1IE	OSFIE	TMR2IE	TMR1IE	0000 0000	0000 0000
92h	PR2	Timer2 模块周期寄存器								1111 1111	1111 1111

图注： - = 未实现的存储单元，读为 0，u = 不变，x = 未知。CCP 或 Timer2 模块不使用阴影单元。

9.0 比较器模块

比较器模块有两个独立的电压比较器：比较器 1（C1）和比较器 2（C2）。

每个比较器可以提供下列功能：

- 控制和配置寄存器
- 比较器输出外部有效
- 可编程输出极性
- 电平变化中断标志
- 从休眠状态唤醒
- 可配置为 PWM 的反馈输入
- 可编程 4 输入复用器
- 可编程 2 输入参考选择
- 可编程速度 / 电源
- 输出同步到 Timer1 时钟输入（仅限比较器 C2）

9.1 控制寄存器

两个比较器都有独立的控制和配置寄存器：C1 的 CM1CON0 和 C2 的 CM2CON0。此外，比较器 C2 还有第二个控制寄存器 CM2CON1，用于两个比较器输出的同步控制和同时读取。

9.1.1 比较器 C1 的控制寄存器

CM1CON0 寄存器（如寄存器 9-1 所示）包含以下控制位和状态位：

- 比较器使能
- 比较器输入选择
- 比较器参考选择
- 输出模式
- 比较器速度

将 C1ON（CM1CON0<7>）置 1 可以使能比较器 C1。

C1CH<1:0>（CM1CON0<1:0>）位可以从 4 个模拟引脚 AN<7:5,1> 中选择比较器输入。

注： 要使用 AN<7:5,1> 作为模拟输入，相应的位必须在 ANSEL0 寄存器中编程为 1。

将 C1R（CM1CON0<2>）置 1 可将比较器参考电压模块的 C1VREF 输出选择为比较器的参考电压。清零 C1R 可选择 RA0/AN0/C1IN+/ICSPDAT 引脚上的 C1IN+ 输入。

通过 C1OUT 标志（CM1CON0<6>）使比较器的输出内部有效。要使外部连接输出有效，必须将 C1OE 位（CM1CON0<5>）置 1。

可以通过将 C1POL 位（CM1CON0<4>）置 1 使比较器输出的极性反相。清零 C1POL 产生同相输出。

表 9-1 给出了输出状态与输入条件及极性位的完整表格。


表 9-1: C1 输出状态与输入条件

输入条件	C1POL	C1OUT
C1VN > C1VP	0	0
C1VN < C1VP	0	1
C1VN > C1VP	1	1
C1VN < C1VP	1	0

- 注 1：** 比较器的内部输出在每个指令周期结束时被锁存。外部输出不锁存。
- 2：** C1 中断将正确处理 C1OE 置 1 或清零的情况。
- 3：** 要在 RA2/AN2/T0CKI/INT/C1OUT 引脚输出 C1：（C1OE = 1）、（C1ON = 1）且（TRISA<2> = 0）。

C1SP（CM1CON0<3>）用于配置比较器的速度。当 C1SP 被置 1 时，比较器以正常速度工作。清零 C1SP 使比较器在更慢的低功耗模式下工作。

--



寄存器 9-1:

CM1CON0: 比较器 C1 的控制寄存器 0 (地址: 119h)

R/W-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
C1ON	C1OUT	C1OE	C1POL	C1SP	C1R	C1CH1	C1CH0
bit 7							bit 0

- bit 7 **C1ON:** 比较器 C1 使能位
1 = C1 比较器使能
0 = C1 比较器禁止
- bit 6 **C1OUT:** 比较器 C1 输出位
如果 C1POL = 1 (极性反相):
C1OUT = 1, C1VP < C1VN
C1OUT = 0, C1VP > C1VN
如果 C1POL = 0 (极性同相):
C1OUT = 1, C1VP > C1VN
C1OUT = 0, C1VP < C1VN
- bit 5 **C1OE:** 比较器 C1 输出使能位
1 = C1OUT 出现在 RA2/AN2/T0CKI/INT/C1OUT 引脚上 ⁽¹⁾
0 = C1OUT 仅在内部有效
- bit 4 **C1POL:** 比较器 C1 输出极性选择位
1 = C1OUT 逻辑反相
0 = C1OUT 逻辑未反相
- bit 3 **C1SP:** 比较器 C1 速度选择位
1 = C1 工作在正常速度模式下
0 = C1 工作在低功耗、慢速模式下
- bit 2 **C1R:** 比较器 C1 参考选择位 (同相输入)
1 = C1VP 连接至 C1VREF 输出
0 = C1VP 连接至 RA0/AN0/C1IN+/ICSPDAT
- bit 1-0 **C1CH<1:0>:** 比较器 C1 通道选择位
00 = C1 的 C1VN 连接至 RA1/AN1/C12IN0-/VREF/ICSPCLK
01 = C1 的 C1VN 连接至 RC1/AN5/C12IN1-/PH1
10 = C1 的 C1VN 连接至 RC2/AN6/C12IN2-/OP2
11 = C1 的 C1VN 连接至 RC3/AN7/C12IN3-/OP1

注 1: C1OUT 仅在以下情况时驱动 RA2/AN2/T0CKI/INT/C1OUT:
(C1OE = 1)、(C1ON = 1) 且 (TRISA<2> = 0)

图注:

R = 可读位	W = 可写位	U = 未实现位, 读为 0
- n = POR 值	1 = 置 1	0 = 清零 x = 未知

寄存器 9-2: **CM2CON0: 比较器 C2 的控制寄存器 0** (地址: 11Ah)

R/W-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
C2ON	C2OUT	C2OE	C2POL	C2SP	C2R	C2CH1	C2CH0
bit 7						bit 0	

- bit 7 **C2ON**: 比较器 C2 使能位
 1 = C2 比较器使能
 0 = C2 比较器禁止
- bit 6 **C2OUT**: 比较器 C2 输出位
 如果 C2POL = 1 (极性反相):
 C2OUT = 1, C2VP < C2VN
 C2OUT = 0, C2VP > C2VN
 如果 C2POL = 0 (极性同相):
 C2OUT = 1, C2VP > C2VN
 C2OUT = 0, C2VP < C2VN
- bit 5 **C2OE**: 比较器 C2 输出使能位
 1 = C2OUT 在 RC4/C2OUT/PH2 上 ⁽¹⁾
 0 = C2OUT 仅在内部有效
- bit 4 **C2POL**: 比较器 C2 输出极性选择位
 1 = C2OUT 逻辑反相
 0 = C2OUT 逻辑未反相
- bit 3 **C2SP**: 比较器 C2 速度选择位
 1 = C2 工作在正常速度模式下
 0 = C2 工作在低功耗慢速模式下
- bit 2 **C2R**: 比较器 C2 参考选择位 (同相输入)
 1 = C2VP 连接至 C2VREF
 0 = C2VP 连接至 RC0/AN4/C2IN+
- bit 1-0 **C2CH<1:0>**: 比较器 C2 通道选择位
 00 = C2 的 C2VN 连接至 RA1/AN1/C12IN0-/VREF/ICSPCLK
 01 = C2 的 C2VN 连接至 RC1/AN5/C12IN1-/PH1
 10 = C2 的 C2VN 连接至 RC2/AN6/C12IN2-/OP2
 11 = C2 的 C2VN 连接至 RC3/AN7/C12IN3-/OP1
- 注 1: C2OUT 仅在以下情况驱动 RC4/C2OUT/PH2:
 (C2OE = 1)、(C2ON = 1) 且 (TRISC<4> = 0)。

图注:

R = 可读位	W = 可写位	U = 未实现位, 读为 0
- n = POR 值	1 = 置 1	0 = 清零 x = 未知

PIC16F785/HV785

9.1.2.2 控制寄存器 CM2CON1

比较器 C2 还有另外一项功能，即其输出可以与 Timer1 的时钟输入同步。将 C2SYNC (CM2CON1<0>) 置 1 使比较器 2 的输出与 Timer1 时钟输入的下降沿同步（见图 9-2 和寄存器 9-3）。

CM2CON1 寄存器也包含两个比较器输出的镜像副本 MC1OUT 和 MC2OUT (CM2CON1<7:6>)。从同一个寄存器中同时读取两个输出的功能，可以消除从不同寄存器读取的时间失真。

注： 通过读 CM2CON1 获取 C1OUT 或 C2OUT 的状态并不影响比较器中中断不匹配寄存器。

寄存器 9-3: CM2CON1: 比较器 C2 的控制寄存器 1 (地址: 11Bh)

	R-0	R-0	U-0	U-0	U-0	U-0	R/W-1	R/W-0
	MC1OUT	MC2OUT	—	—	—	—	T1GSS	C2SYNC
	bit 7						bit 0	
bit 7	MC1OUT: C1OUT 位的镜像副本（CM1CON0<6>）							
bit 6	MC2OUT: C2OUT 位的镜像副本（CM2CON0<6>）							
bit 5-2	未实现：读为 0							
bit 1	T1GSS: Timer1 门控源选择位							
	1 = Timer1 门控源为 RA4/AN3/T1G/OSC2/CLKOUT							
	0 = Timer1 门控源为 SYNC2OUT							
bit 0	C2SYNC: C2 输出同步模式位							
	1 = C2 输出与 TMR1 时钟的下降沿同步							
	0 = C2 输出异步							

图注:

R = 可读位	W = 可写位	U = 未实现位, 读为 0
- n = POR 值	1 = 置 1	0 = 清零 x = 未知

9.2 比较器输出

通过 CM1CON0、COM2CON0 或 CM2CON1 寄存器读取比较器输出。CM1CON0 和 CM2CON0 都包含比较器 1 和比较器 2 的独立比较器输出。CM2CON2 包含两个比较器输出的镜像副本，便于从两个比较器同步读取。这些位是只读的。比较器输出也可以直接输出到 RA2/AN2/T0CKI/INT/C1OUT 和 RC4/C2OUT/PH2 I/O 引脚。当被使能时，位于 RA2 和 RC4 引脚输出路径中的多路复用器将切换，每个引脚输出均为比较器的未同步输出。各个比较器的不确定性与规范中给出的输入偏移电压和响应时间有关。图 9-1 和图 9-2 给出了比较器 1 和 2 的输出框图。

在此模式下，TRIS 位仍将用作 RA2/AN2/T0CKI/INT/C1OUT 和 RC4/C2OUT/PH2 引脚输出的使能 / 禁止控制位。

使用 C1POL 和 C2POL 位 (CMxCON0<4>) 可改变比较器输出的极性。

Timer1 门控源可配置为使用 T1G 引脚或比较器 2 输出，具体由 T1GSS 位 (CM2CON1<1>) 进行选择。Timer1 门控特性可用于对模拟事件的持续时间或时间间隔计时。通过将 C2SYNC 位 (CM2CON1<0>) 置 1，比较器 2 的输出还可以与 Timer1 同步。当被使能时，比较器 2 的输出在 Timer1 时钟源的下降沿被锁存。如果 Timer1 使用了预分频器，比较器 2 在经过预分频器后被锁存。为了防止竞争条件，比较器 2 输出在 Timer1 时钟源的下降沿被锁存，而 Timer1 在其时钟源的上升沿递增。更多信息，请参见比较器 2 框图 (图 9-2) 和 Timer1 框图 (图 6-1)。

当比较器 2 用作 Timer1 门控源时，建议通过将 C2SYNC 位置 1 使比较器 2 与 Timer1 同步。这样做可确保 Timer1 不会在比较器 2 在递增期间发生变化时，错过递增。

9.3 比较器中断

只要比较器输出值发生变化，相应的比较器中断标志位就会置 1。需要用软件保存这些输出位的状态 (从 CM2CON0<7:6> 读取)，以确定实际发生的变化。CxIF 位 (PIR1<4:3>) 是比较器中断标志。必须用软件将比较器中断位清零以进行复位。由于可以对该寄存器写入 1，因此可产生仿真中断。

必须将 CxIE 位 (PIE1<4:3>) 和 PEIE 位 (INTCON<6>) 置 1 以允许中断。此外，还必须将 GIE 位置 1。如果上述位中有任何一位被清零，则无法允许中断，尽管中断条件发生时仍会将 CxIF 位置 1。

PIC16F785/HV785 的比较器中断和早期设计的不同之处在于，标志位是根据不匹配边沿而不是不匹配电平置 1 的。这意味着不需要额外的读取或写入 CMxCON0 寄存器来将不匹配寄存器清零这一步骤，即可将中断标志复位。当不匹配的寄存器尚未清零时，比较器输出返回前一个状态时不发生中断。当不匹配的寄存器清零时，比较器输出返回前一个状态将发生中断。

- 注 1:** 在读操作执行过程中 (Q2 周期的起始时刻)，如果 CMxCON0 寄存器 (CxOUT) 发生变化，那么 CxIF (PIR1<4:3>) 中断标志位可能不会被置 1。
- 2:** 当两个比较器之一先使能时，比较器模块中的偏置电路在稳定前可能产生比较器的无效输出。应允许偏置电路有 1 μ s 的稳定时间，然后在使能比较器中断前将不匹配条件和中断标志清零。

9.4 复位的影响

复位将强制所有寄存器进入复位状态。这会禁止两个比较器。

10.0 参考电压

PIC16F785/HV785 有两种可用的参考电压：被称为比较器参考电压（CVREF）的电压是基于 VDD 的可变电压；被称为 VR 参考电压（VR）的电压是来自稳定带隙源的固定电压。每个参考源都可以分别内部路由到 RA1/AN1/C12IN0-/VREF/ICSPCLK 引脚上的比较器或输出，包括经过缓冲或未经缓冲的。

10.1 比较器参考电压

比较器模块还允许为某一比较器输入选择内部产生的参考电压。VRCON 寄存器（寄存器 10-1）用于控制参考电压模块，如图 10-1 所示。

10.1.1 配置参考电压

参考电压能输出 32 种不同的电压电平，其中 16 种属于高电平范围，其余 16 种属于低电平范围。

可以使用下列公式确定输出电压：

公式 10-1: CVREF 输出电压


$$\begin{aligned} VRR = 1 \text{ (低电平范围):} \\ CVREF &= VR<3:0> \times VDD/24 \\ VRR = 0 \text{ (高电平范围):} \\ CVREF &= (VDD/4) + (VR<3:0> \times VDD/32) \end{aligned}$$

10.1.2 参考电压精度 / 误差

此模块的结构可以实现 VSS 到 VDD 的满量程。梯形电阻网络上方和下方的晶体管（图 10-1）使 CVREF 不会达到 VSS 或 VDD。但通过清零所有 CVROE、C1VREN 和 C2VREN 禁止该模块时则例外。禁止时，参考电压为 VSS，此时 VR<3:0> 为 0000 且 VRR（VRCON<5>）位被置 1。这使得比较器可以检测到过零点，且不消耗 CVREF 模块的电流。

参考电压来自 VDD，因此，CVREF 输出会随着 VDD 的变化而变化。经过测试的比较器参考电压的绝对精度请参见表 19-8。

图 10-1: 比较器参考电压框图



寄存器 10-1: VRCON: 参考电压控制寄存器 (地址: 99h)

R/W-0	R/W-0	R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0
C1VREN ⁽¹⁾	C2VREN ⁽¹⁾	VRR	—	VR3	VR2	VR1	VR0
bit 7							bit 0

- bit 7 **C1VREN:** 比较器 1 参考电压使能位⁽¹⁾
 1 = CVREF 电路上电并路由到比较器 1 的 C1VREF 输入
 0 = 1.2 伏 VR 路由到比较器 1 的 C1VREF 输入
- bit 6 **C2VREN:** 比较器 2 参考电压使能位⁽¹⁾
 1 = CVREF 电路上电并路由到比较器 2 的 C2VREF 输入
 0 = 1.2 伏 VR 路由到比较器 2 的 C2VREF 输入
- bit 5 **VRR:** 比较器参考电压 CVREF 范围选择位
 1 = 低电平范围
 0 = 高电平范围
- bit 4 **未实现:** 读为 0
- bit 3-0 **VR<3:0>:** 比较器参考电压 CVREF 值选择 $0 \leq VR<3:0> \leq 15$
 当 VRR = 1 且 CVREN = 1 时: $CVREF = (VR<3:0> \times VDD/24)$
 当 VRR = 0 且 CVREN = 1 时: $CVREF = (VDD/4) + (VR<3:0> \times VDD/32)$
 当 CxVREN = 0 且 VREN = 1 时: CxVREF = 1.2V, 来自 VR 模块

注 1: 当 C1VREN、C2VREN 和 CVROE (寄存器 10-2) 都为低电平时, CVREF 电路将掉电且不提供 IDD 电流。

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 值

1 = 置 1

0 = 清零

x = 未知

PIC16F785/HV785

10.2 VR 参考电压模块

VR 参考电压模块产生 1.2V 标称值输出电压，供 ADC 和比较器使用。输出电压也可输送到 VREF 引脚，供用户应用使用。该模块使用带隙值作为参考电压。关于详细的规范，请参见表 19-9。寄存器 10-2 给出了 VR 模块的控制寄存器。

寄存器 10-2: REFCON: 参考电压控制寄存器 (地址: 98h)

U-0	U-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0	U-0
—	—	BGST	VRBB	VREN	VROE	CVROE	—
bit 7							bit 0

- bit 7-6 **未实现:** 读为 0
- bit 5 **BGST:** 带隙参考电压稳定标志位
1 = 参考电压稳定
0 = 参考电压不稳定
- bit 4 **VRBB:** 参考电压缓冲旁路位
1 = VREF 输出没有经过缓冲。将电源从缓冲放大器移除。
0 = VREF 输出经过缓冲 ⁽¹⁾
- bit 3 **VREN:** 参考电压使能位 (VR = 1.2V 标称值) ⁽²⁾
1 = VR 参考电压被使能
0 = VR 参考电压被禁止，不消耗任何电流
- bit 2 **VROE:** 参考电压输出使能位
如果 CVROE = 0:
1 = RA1/AN1/C12IN0-/VREF/ICSPCLK 引脚上的 VREF 输出是 1.2 伏 VR 模拟参考电压
0 = 禁止，1.2 伏 VR 模拟参考电压仅在内部使用
如果 CVROE = 1:
VROE 没有影响。
- bit 1 **CVROE:** 比较器参考电压输出使能位 (见图 10-2)
1 = RA1/AN1/C12IN0-/VREF/ICSPCLK 引脚上的 VREF 输出是 CVREF 电压
0 = RA1/AN1/C12IN0-/VREF/ICSPCLK 引脚上的 VREF 输出由 VROE 控制
- bit 0 **未实现:** 读为 0
注 1: 缓冲放大器共模限制要求 $V_{REF} \leq (V_{DD} - 1.4)V$ ，用于经过缓冲的输出。
2: PIC16HV785 器件的 VREN 位固定于高电平。

图注:

R = 可读位	W = 可写位	U = 未实现位，读为 0
- n = POR 值	1 = 置 1	0 = 清零 x = 未知

PIC16F785/HV785

注:

11.0 运算放大器（OPA）模块

OPA 模块具有以下特性：

- 两个独立的运算放大器
- 外部连接到所有端口
- 3 MHz 增益带宽积（Gain Bandwidth Product, GBWP）

11.1 控制寄存器


OPA1CON 寄存器（如 Register 11-1 中所示）用于控制 OPA1。OPA2CON（如 Register 11-2 中所示）用于控制 OPA2。

11.2 OPAxCON 寄存器

通过将 OPAON 位（OPA_xCON<7>）置 1 来使能 OPA 模块。OPAON 被使能时，会将 OPA1 的 RC3/AN7/C12IN3-/OP1 以及 OPA2 的 RC2/AN6/C12IN2-/OP2 的输出驱动器强制为三态，从而防止驱动器和 OPA 输出之间的竞争。

注： 当 OPA1 或 OPA2 被使能时，RC3/AN7/C12IN3-/OP1 引脚或 RC2/AN6/C12IN2-/OP2 引脚分别由运放输出驱动，而不是由 PORTC 驱动器驱动。请参见表 19-11 以获取有关运放输出驱动器兼容性的电气规范。

图 11-1： OPA 模块框图



PIC16F785/HV785

寄存器 11-1: **OPA1CON: 运放 1 的控制寄存器（地址: 11Ch）**

R/W-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
OPAON	—	—	—	—	—	—	—
bit 7				bit 0			

- bit 7 **OPAON:** 运放使能位
1 = 使能运放 1
0 = 禁止运放 1
- bit 6-0 **未实现:** 读为 0

图注:							
R = 可读位	W = 可写位		U = 未实现位, 读为 0				
- n = POR 值	1 = 置 1		0 = 清零		x = 未知		

寄存器 11-2: **OPA2CON: 运放 2 的控制寄存器（地址: 11Dh）**

R/W-0	U-0	U-0	U-0	U-0	U-0	U-0	U-0
OPAON	—	—	—	—	—	—	—
bit 7				bit 0			

- bit 7 **OPAON:** 运放使能位
1 = 使能运放 2
0 = 禁止运放 2
- bit 6-0 **未实现:** 读为 0

图注:							
R = 可读位	W = 可写位		U = 未实现位, 读为 0				
- n = POR 值	1 = 置 1		0 = 清零		x = 未知		

11.3 复位的影响

器件复位将强制所有寄存器进入复位状态。这将同时禁止两个运放。

11.4 OPA 模块性能

OPA 模块的常用 AC 和 DC 性能规范：

- 共模电压范围
- 泄漏电流
- 输入失调电压
- 开环增益
- 增益带宽积（GBWP）

共模电压范围是 OPA+ 和 OPA- 输入的指定电压范围，OPA 模块将在其规范内工作。OPA 模块被设计为在 0 到 VDD-1.4V 之间的输入电压下工作。大于 VDD-1.4V 或小于 0V 的共模电压就超出了正常工作范围。

泄漏电流是 OPA+ 和 OPA- 输入上测得的小的拉电流或灌电流。要最小化泄漏电流的影响，连接到 OPA+ 和 OPA- 输入的有效电阻应该尽可能小且相等。

输入失调电压是在闭环电路中，OPA 处在其线性区内时测得的 OPA+ 和 OPA- 输入之间的压差。在输出中将显示为 DC 失调的失调电压等于输入失调电压乘以电路增益。输入失调电压还受共模电压的影响。

开环增益是输出电压与差分输入电压（(OPA+) - (OPA-)）的比率。增益在 DC 时最大，并且随频率降低而下降。

增益带宽积或 GBWP 是开环增益下降至 0 dB 时的频率。

11.5 休眠的影响

运放被使能时，它会在处理器处于休眠模式时继续工作并消耗电流。

表 11-1: 与 OPA 模块相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	所有其他复位值
11Ch	OPA1CON	OPAON	—	—	—	—	—	—	—	0 --- ---	0 --- ---
11Dh	OPA2CON	OPAON	—	—	—	—	—	—	—	0 --- ---	0 --- ---
91h	ANSEL0	ANS7	ANS6	ANS5	ANS4	ANS3	ANS2	ANS1	ANS0	1111 1111	1111 1111
93h	ANSEL1	—	—	—	—	ANS11	ANS10	ANS9	ANS8	---- 1111	---- 1111
86h, 186h	TRISB	TRISB7	TRISB6	TRISB5	TRISB4	—	—	—	—	1111 ----	1111 ----
87h, 187h	TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	1111 1111	1111 1111

图注: x = 未知, u = 不变, - = 未实现, 读为 0。OPA 模块不使用阴影单元。


PIC16F785/HV785

注:

12.0 模数转换器 (A/D) 模块

模数转换器 (Analog-to-digital Converter, A/D) 可将模拟输入信号转换为相应的 10 位二进制表征值。PIC16F785/HV785 有 12 个模拟 I/O 输入通道, 加上 2 个内部输入通道, 这些通道被多路转换到同一采样保持电路。采样保持电路的输出与转换器的输入相连接。转换器通过逐次逼近法产生二进制值, 并将结果存入 10 位寄存器。可通过软件方式选择 VDD 或施加在 VREF 引脚上的电压作为转换使用的参考电压。图 12-1 给出了 PIC16F785/HV785 上 A/D 的框图。

图 12-1: A/D 框图



PIC16F785/HV785

12.1 A/D 配置和操作

共有 4 个寄存器用于 A/D 模块各项功能的控制：

1. ANSEL0（寄存器 12-1）
2. ANSEL1（寄存器 12-2）
3. ADCON0（寄存器 12-3）
4. ADCON1（寄存器 12-4）

12.1.1 模拟端口引脚

ANS<11:0> 位（ANSEL1<3:0> 和 ANSEL0<7:0>）和 TRISA<4,2:0>、TRISB<5:4> 与 TRISC<7:6,3:0>> 位用于控制 A/D 端口引脚的操作。将相应的 TRISx 位置 1 可将引脚的输出驱动器置为高阻状态。同样，将相应的 ANSx 位置 1 可禁止数字输入缓冲器。

注： 在任何定义为数字输入的引脚上施加模拟电压可能导致输入缓冲器的电流增大。

12.1.2 通道选择

PIC16F785/HV785 上共有 14 个模拟通道。CHS<3:0> 位（ADCON0<5:2>）用于控制与采样保持电路相连接的通道。

12.1.3 参考电压

A/D 转换器的参考电压有两种选择：使用 VDD，或使用施加在 VREF 上的模拟电压。VCFG 位（ADCON0<6>）用于控制参考电压的选择。如果 VCFG 位置 1，则 VREF 引脚上的电压即为参考电压；否则，使用 VDD 作为参考电压。

12.1.4 转换时钟

A/D 转换周期需要 11 个 TAD。可通过软件方式设置 ADCS 位（ADCON1<6:4>）来选择转换时钟源。有以下 7 种时钟频率可供选择：

- Fosc/2
- Fosc/4
- Fosc/8
- Fosc/16
- Fosc/32
- Fosc/64
- FRC（专用内部振荡器）

为保证转换正确进行，选择的 A/D 转换时钟（1/TAD）必须满足最小 1.6 μ s 的 TAD 要求。表 12-1 给出了选定频率下的几种 TAD 计算值。

表 12-1: TAD 与器件工作频率关系表

A/D 时钟源（TAD）		器件频率			
工作频率	ADCS2:ADCS0	20 MHz	5 MHz	4 MHz	1.25 MHz
2 TOSC	000	100 ns ⁽²⁾	400 ns ⁽²⁾	500 ns ⁽²⁾	1.6 μ s
4 TOSC	100	200 ns ⁽²⁾	800 ns ⁽²⁾	1.0 μ s ⁽²⁾	3.2 μ s
8 TOSC	001	400 ns ⁽²⁾	1.6 μ s	2.0 μ s	6.4 μ s
16 TOSC	101	800 ns ⁽²⁾	3.2 μ s	4.0 μ s	12.8 μ s ⁽³⁾
32 TOSC	010	1.6 μ s	6.4 μ s	8.0 μ s ⁽³⁾	25.6 μ s ⁽³⁾
64 TOSC	110	3.2 μ s	12.8 μ s ⁽³⁾	16.0 μ s ⁽³⁾	51.2 μ s ⁽³⁾
A/D RC	x11	2-6 μ s ^{(1), (4)}	2-6 μ s ^{(1), (4)}	2-6 μ s ^{(1), (4)}	2-6 μ s ^{(1), (4)}

图注： 阴影单元表示超出了建议范围。

注 1: VDD > 3.0V 时，A/D RC 源产生 4 μ s 的典型 TAD 时间。

2: 这些值均违反了所需的最小 TAD 时间。

3: 为了加快转换速度，建议选用其他时钟源。

4: 当器件频率高于 1 MHz 时，仅当在休眠状态下进行转换时才推荐使用 A/D RC 时钟源。

12.1.5 启动转换


通过将 $\overline{\text{GO/DONE}}$ 位 ($\text{ADCON0}<1>$) 置 1 启动 A/D 转换。转换完成时, A/D 模块将:

- 将 $\overline{\text{GO/DONE}}$ 位清零
- 将 ADIF 标志位 ($\text{PIR1}<6>$) 置 1
- 产生中断 (如果使能)

如果必须要中止转换, 则可用软件清零 $\overline{\text{GO/DONE}}$ 位。在 A/D 转换采样全部结束之前, ADRESH:ADRESL 寄存器中的内容将不会被更新, 而是仍旧保留前一次的转换结果。转换被中止后, 必须经过 2 TAD 的延时后才能开始下一次数据采集。延时结束后, 将自动开始对选定通道进行输入采集。

注: 不应在启动 A/D 转换的同一条指令中将 $\overline{\text{GO/DONE}}$ 位置 1。


图 12-2: A/D 转换 TAD 周期



12.1.6 转换输出

A/D 转换结果可以如下两种格式提供: 左对齐或右对齐。 ADFM 位 ($\text{ADCON0}<7>$) 用于控制输出格式。图 12-3 所示为输出格式。

图 12-3: 10 位 A/D 结果格式



PIC16F785/HV785

寄存器 12-1: ANSEL0: 模拟选择寄存器 (地址: 91h)

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
ANS7	ANS6	ANS5	ANS4	ANS3	ANS2	ANS1	ANS0
bit 7				bit 0			

bit 7-0 ANS<7:0>: 模拟选择位

可将 AN<7:0> 引脚的功能分别选为模拟或数字。

1 = 模拟输入。分配引脚为模拟输入。(1)

0 = 数字 I/O。分配引脚为端口或特殊功能。

注 1: 将引脚设置为模拟输入将自动禁止数字输入电路、弱上拉和电平变化中断 (如果可用)。必须将相应的 TRIS 位设置为输入模式, 以允许从外部控制引脚电压。分配为模拟输入的引脚的端口读数将读为 0。

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

- n = POR 值

1 = 置 1

0 = 清零

x = 未知

寄存器 12-2: ANSEL1: 模拟选择寄存器 (地址: 93h)

U-0	U-0	U-0	U-0	R/W-1	R/W-1	R/W-1	R/W-1
—	—	—	—	ANS11	ANS10	ANS9	ANS8
bit 7				bit 0			

bit 7-4 未实现: 读为 0

bit 3-0 ANS<11:8>: 模拟选择位

可将 AN<11:8> 引脚的功能分别选为模拟或数字。

1 = 模拟输入。分配引脚为模拟输入。(1)

0 = 数字 I/O。分配引脚为端口或特殊功能。

注 1: 将引脚设置为模拟输入将自动禁止数字输入电路、弱上拉和电平变化中断 (如果可用)。必须将相应的 TRIS 位设置为输入模式, 以允许从外部控制引脚电压。分配为模拟输入的引脚的端口读数将读为 0。

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

- n = POR 值

1 = 置 1

0 = 清零

x = 未知

表 12-2: 模拟选择对照表

模式	参考											
模拟选择	ANS11	ANS10	ANS9	ANS8	ANS7	ANS6	ANS5	ANS4	ANS3	ANS2	ANS1	ANS0
模拟通道	AN11	AN10	AN9	AN8	AN7	AN6	AN5	AN4	AN3	AN2	AN1	AN0
I/O 引脚	RB5	RB4	RC7	RC6	RC3	RC2	RC1	RC0	RA4	RA2	RA1	RA0

寄存器 12-3: **ADCON0: A/D 控制寄存器 (地址: 1Fh)**

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
ADFM	VCFG	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON
bit 7							bit 0

bit 7 **ADFM: A/D 结果格式选择位**

1 = 右对齐
0 = 左对齐

bit 6 **VCFG: 参考电压位**

1 = VREF 引脚
0 = VDD

bit 5-2 **CHS<3:0>: 模拟通道选择位**

0000 = 通道 00 (AN0)
0001 = 通道 01 (AN1)
0010 = 通道 02 (AN2)
0011 = 通道 03 (AN3)
0100 = 通道 04 (AN4)
0101 = 通道 05 (AN5)
0110 = 通道 06 (AN6)
0111 = 通道 07 (AN7)
1000 = 通道 08 (AN8)
1001 = 通道 09 (AN9)
1010 = 通道 10 (AN10)
1011 = 通道 11 (AN11)
1100 = CVREF
1101 = VR
1110 = 保留。不要使用。
1111 = 保留。不要使用。

bit 1 **GO/DONE: A/D 转换状态位**

1 = A/D 转换正在进行。将该位置 1 可启动 A/D 转换。
A/D 转换完成后, 该位由硬件自动清零。
0 = A/D 转换已完成 / 未进行。

bit 0 **ADON: A/D 使能位**

1 = A/D 转换器模块正在运行
0 = A/D 转换器被关闭且不消耗工作电流

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

- n = POR 值

1 = 置 1

0 = 清零

x = 未知

PIC16F785/HV785

寄存器 12-4: **ADCCON1: A/D 控制寄存器 1** (地址: 9Fh)

U-0	R/W-0	R/W-0	R/W-0	U-0	U-0	U-0	U-0
—	ADCS2	ADCS1	ADCS0	—	—	—	—
bit 7				bit 0			

- bit 7 未实现: 读为 0
- bit 6-4 **ADCS<2:0>**: A/D 转换时钟选择位
000 = Fosc/2
001 = Fosc/8
010 = Fosc/32
x11 = FRC (由专用内部振荡器产生的时钟, 其频率的最大值为 500 kHz)
100 = Fosc/4
101 = Fosc/16
110 = Fosc/64
- bit 3-0 未实现: 读为 0

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
- n = POR 值	1 = 置 1	0 = 清零	x = 未知

12.1.7 配置 A/D

按要求配置好 A/D 模块后，在开始转换之前必须获得选定的通道。必须将该模拟输入通道相应的 TRIS 位选择作为输入。

要确定采样时间，请参见表 19-15 和表 19-16。在采样时间到达后，A/D 转换即可开始。

应按照以下步骤进行 A/D 转换：

1. 配置 A/D 模块：
 - 配置模拟 / 数字 I/O (ANSx)
 - 选择 A/D 转换时钟 (ADCON1<6:4>)
 - 配置参考电压 (ADCON0<6>)
 - 选择 A/D 输入通道 (ADCON0<5:2>)
 - 选择结果格式 (ADCON0<7>)
 - 开启 A/D 模块 (ADCON0<0>)
2. 配置 A/D 中断 (如果需要)：
 - 将 ADIF 位 (PIR1<6>) 清零
 - 将 ADIE 位 (PIE1<6>) 置 1
 - 将 PEIE 和 GIE 位 (INTCON<7:6>) 置 1
3. 等待所需采集时间。
4. 启动转换：
 - 将 GO/DONE 位 (ADCON0<1>) 置 1
5. 等待 A/D 转换完成，可通过以下两种方法之一来判断：
 - 查询 GO/DONE 位是否被清零 (已禁止中断)；或者
 - 等待 A/D 转换完成中断
6. 读 A/D 结果寄存器对 (ADRESH:ADRESL)，需要时，将 ADIF 位清零。
7. 要进行下一次转换，按要求转入步骤 1 或步骤 2。每位的 A/D 转换时间定义为 T_{AD}。在下次采样开始前需要等待至少 2 T_{AD} 的时间。

例 12-1: A/D 转换

```
;This code block configures the A/D
;for polling, Vdd reference, R/C clock
;and RA0 input.
;
;Conversion start and wait for complete
;polling code included.
;
BCF     STATUS,RP1    ;Bank 1
BSF     STATUS,RP0    ;
MOVLW   B'01110000'   ;A/D RC clock
MOVWF   ADCON1
BSF     TRISA,0        ;Set RA0 to input
BSF     ANSEL0,0       ;Set RA0 to analog
BCF     STATUS,RP0    ;Bank 0
MOVLW   B'10000001'   ;Right, Vdd Vref, AN0
MOVWF   ADCON0
CALL    SampleTime    ;Wait min sample time
BSF     ADCON0,GO      ;Start conversion
BTFSC   ADCON0,GO      ;Is conversion done?
GOTO    $-1           ;No, test again
MOVF    ADRESH,W       ;Read upper 2 bits
MOVWF   RESULTHI
BSF     STATUS,RP0    ;Bank 1
MOVF    ADRESL,W       ;Read lower 8 bits
BCF     STATUS,RP0    ;Bank 0
MOVWF   RESULTLO
```

PIC16F785/HV785

12.2 A/D 采集要求

为了使 A/D 转换器达到规定的精度，必须使充电保持电容（CHOLD）充满至输入通道的电平。模拟输入模型见图 12-4。源阻抗（Rs）和内部采样开关（Rss）阻抗直接影响电容 CHOLD 的充电时间。采样开关（Rss）阻抗随器件电压（VDD）的变化而变化，参见图 12-4。建议模拟信号源的最大阻抗为 10 kΩ。采集时间随着阻抗的降低而缩短。在选择（改变）模拟输入通道后，必须在开始转换前完成采集。

可以使用公式 12-1 来计算最小采集时间。该公式假设误差为 1/2 LSB（A/D 转换需要 1024 步）。1/2 LSB 误差是 A/D 达到规定精度所允许的最大误差。

要计算最小采集时间 TACQ，请参见《PIC® 中档单片机系列参考手册》（DS33023_CN）。

公式 12-1: 采集时间示例

假设 温度 = 50°C, 外部电阻 10 kΩ, 5.0V VDD

$$\begin{aligned}T_{ACQ} &= \text{放大器稳定时间} + \text{保持电容充电时间} + \text{温度系数} \\&= T_{AMP} + T_C + T_{COFF} \\&= 5\mu s + T_C + [(\text{温度} - 25^\circ\text{C})(0.05\mu s/^\circ\text{C})]\end{aligned}$$

TC 值可以用以下公式近似计算

$$V_{APPLIED}\left(1 - \frac{1}{2047}\right) = V_{CHOLD} \quad ;[1] \text{ 在 } 1/2 \text{ lsb 误差范围内对 } V_{CHOLD} \text{ 充电}$$

$$V_{APPLIED}\left(1 - e^{\frac{-T_C}{RC}}\right) = V_{CHOLD} \quad ;[2] \text{ 依照 } V_{APPLIED} \text{ 对 } V_{CHOLD} \text{ 充电}$$

$$V_{APPLIED}\left(1 - e^{\frac{-T_C}{RC}}\right) = V_{APPLIED}\left(1 - \frac{1}{2047}\right) \quad ; \text{ 结合 } [1] \text{ 和 } [2]$$

求解 TC:


$$\begin{aligned}T_C &= -CHOLD(R_{IC} + R_{SS} + R_S)\ln(1/2047) \\&= -10 \text{ pF}(1 \text{ k}\Omega + 7 \text{ k}\Omega + 10 \text{ k}\Omega)\ln(0.0004885) \\&= 1.37 \mu s\end{aligned}$$

因此

$$\begin{aligned}T_{ACQ} &= 5 \mu s + 1.37 \mu s + [(50^\circ\text{C} - 25^\circ\text{C})(0.05 \mu s/^\circ\text{C})] \\&= 7.67 \mu s\end{aligned}$$

- 注 1: 因为参考电压（VREF）自行抵消，因此它对该公式没有影响。
- 2: 充电保持电容（CHOLD）在每次转换结束时不会放电。
- 3: 建议模拟信号源的最大阻抗为 10 kΩ。这必须符合引脚泄漏电流规范。

图 12-4: 模拟输入模型




12.3 休眠状态下的 A/D 转换

A/D 转换器模块可以在休眠状态下工作。这需把 A/D 转换时钟设置成 FRC 选项。选择 RC 时钟源后，A/D 需等待一个指令周期后才能启动转换操作。这就允许执行一条 SLEEP 休眠指令，从而消除转换过程中的切换噪声。转换结束后，GO/DONE 位被清零，且转换结果被装入 ADRESH:ADRESL 寄存器。如果使能了 A/D 中断（ADIE 和 PEIE 位置 1），器件将从休眠状态唤醒。如果 GIE 位（INTCON<7>）被置 1，程序计数器将被设置为中断向量（0004h）。如果 GIE 位被清零，将执行下一条指令。如果 A/D 中断未使能，即使 ADON 位保持置 1，A/D 模块也将被关闭。

如果 A/D 时钟源为非 RC 方式，SLEEP 指令将导致当前转换操作中止，并使 A/D 模块关闭。ADON 位保持置 1 状态。

图 12-5: A/D 转换功能



12.4 复位的影响

器件复位将强制所有寄存器进入复位状态。因此，A/D 模块将被关闭，任何进行中的转换操作被中止。ADRESH:ADRESL 寄存器中的值不变。

12.5 CCP 触发器的使用

A/D 转换可以通过 CCP 模块的“特殊事件触发器”来启动。这要求 CCP1M3:CCP1M0 位 (CCP1CON<3:0>) 设置为 1011 并且使能 A/D 模块 (ADON 位置 1)。当触发信号产生后，GO/DONE 位被置 1，启动 A/D 转换，并且 Timer1 计数器被复位为 0。Timer1 被复位以使用最小的软件开销自动重复 A/D 采集周期 (将 ADRESH:ADRESL 移至目标位置)。

必须选择适当的模拟输入通道并在“特殊事件触发器”将 GO/DONE 位置 1 (启动转换) 前完成最小采集时间。

如果 A/D 模块未使能 (ADON 被清零)，则“特殊事件触发器”将被 A/D 模块忽略，但仍会使 Timer1 计数器复位。更多信息，请参见第 8.0 节“捕捉 / 比较 / PWM (CCP) 模块”。

表 12-3: A/D 寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	所有其他复位值
05h,105h	PORTA	—	—	RA5	RA4	RA3	RA2	RA1	RA0	--xx xxxx	--uu uuuu
06h,106h	PORTB	RB7	RB6	RB5	RB4	—	—	—	—	xxxx ----	uuuu ----
07h,107h	PORTC	RC7	RC6	RC5	RC4	RC3	RC2	RC1	RC0	xxxx xxxx	uuuu uuuu
0Bh,8Bh, 10Bh,18Bh	INTCON	GIE	PEIE	TOIE	INTE	RAIE	TOIF	INTF	RAIF	0000 0000	0000 0000
0Ch	PIR1	EEIF	ADIF	CCP1IF	C2IF	C1IF	OSFIF	TMR2IF	TMR1IF	0000 0000	0000 0000
1Eh	ADRESH	左对齐 A/D 结果的高 8 位或右对齐 A/D 结果的高 2 位								xxxx xxxx	uuuu uuuu
1Fh	ADCON0	ADFM	VCFG	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON	0000 0000	0000 0000
85h,185h	TRISA	—	—	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	--11 1111	--11 1111
86h,186h	TRISB	TRISB7	TRISB6	TRISB5	TRISB4	—	—	—	—	1111 ----	1111 ----
87h,187h	TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	1111 1111	1111 1111
8Ch	PIE1	EEIE	ADIE	CCP1IE	C2IE	C1IE	OSFIE	TMR2IE	TMR1IE	0000 0000	0000 0000
91h	ANSEL0	ANS7	ANS6	ANS5	ANS4	ANS3	ANS2	ANS1	ANS0	1111 1111	1111 1111
93h	ANSEL1	—	—	—	—	ANS11	ANS10	ANS9	ANS8	---- 1111	---- 1111
9Eh	ADRESL	左对齐 A/D 结果的低 2 位或右对齐 A/D 结果的低 8 位								xxxx xxxx	uuuu uuuu
9Fh	ADCON1	—	ADCS2	ADCS1	ADCS0	—	—	—	—	-000 ----	-000 ----

图注: x = 未知, u = 不变, - = 未实现, 读为 0。A/D 模块不使用阴影单元。

PIC16F785/HV785

注:

13.0 双相 PWM

双相 PWM（脉宽调制器）是一种独立的外设，它支持：

- 单相或双相 PWM
- 带重叠 / 延时的单互补输出 PWM
- 同步输入 / 输出到级联器件以获得更多相位

将 PWMCON0 寄存器的 PH1EN 或 PH2EN 这两位中的一位或两位置 1 将激活 PWM 模块（见寄存器 13-1）。如果使用了 PH1，则必须清零 TRISC<1> 才能将引脚配置为输出。使用 PH2 时，也要对 TRISC<4> 执行此操作。使用互补模式时，必须同时将 PH1EN 和 PH2EN 置 1。

13.1 PWM 周期

PWM 周期产生自主时钟（Fosc）、PWM 预分频器和周期计数器（见图 13-1）。预分频位（PWMP<1:0>，见寄存器 13-2）决定时钟分频的值，它会将系统时钟（Fosc）分频为 pwm_clk。该 pwm_clk 用于驱动 PWM 计数器。在主动模式下，当计数达到决定 PWM 频率的周期计数值（PER<4:0>，见寄存器 13-2）时，PWM 计数器将被复位。PWM 频率、分频比和周期计数值之间的关系如公式 13-1 所示。

公式 13-1: PWM 频率

$$PWM_{FREQ} = \frac{F_{OSC}}{(2^{PWMP} \cdot (PER + 1))}$$

由于周期计数值必须大于 0，所以 PWM 的最大频率为 Fosc/2。

在从动模式下，周期计数器将 SYNC 输入复位，SYNC 输入会将主器件周期计数器复位。为了确保操作正确，从动周期计数值应该大于等于主控周期计数值。

13.2 PWM 相位

当相位计数器与相应的 PWM 相位计数值（PH<4:0>，见寄存器 13-3 和寄存器 13-4）匹配时，所有使能的相位输出都将被驱动为有效。相位输出始终保持有效，直到被比较器或自动关闭激活信号的任一反馈信号终止为止。

相位粒度（Granularity）是周期计数值的函数。例如，如果 PER<4:0> = 3，则所有输出都将移位 90 度（见公式 13-2）。

公式 13-2: 相位分辨率

$$Phase_{DEG} = \frac{360}{(PER + 1)}$$

13.3 PWM 占空比

异步反馈信号经过内部比较器将每个 PWM 输出驱动为无效，从而终止驱动周期。这样就可将占空比分辨率进行无极调整。将相应的比较器使能位（CxEN，见寄存器 13-3）置 1 可使用两个比较器中的一个或两个来复位 PWM。可以通过禁止反馈信号来达到 100% 占空比，否则反馈信号会终止脉冲。

使能各相位相应的 BLANK 位（BLANKx，见寄存器 13-1），比较器的输出可被“阻挡”或输出为空。BLANK 位禁止比较器输出长达 1/2 个系统时钟（Fosc），从而确保 PWM 输出至少有 Tosc/2 时间有效。空输出能够避免 PWM 输出因周期开始时的开关瞬态响应而导致的过早终止。

13.4 主控 / 从动操作

多个芯片可以一起运行（将一个作为主芯片，而其他的作为从芯片运行）以获取更多相位。如果将 PWM 配置为主控，则 RB7/SYNC 引脚为输出，并且将在每个 PWM 周期结束时产生一个时长为 pwm_clk 周期的高电平输出（见图 13-4）。

如果将 PWM 配置为从动，则 RB7/SYNC 引脚为输入。此配置中来自于主器件的高电平输入将复位 PWM 周期计数器，该计数器用于在每个 PWM 周期结束时同步从单元。要正确运行从器件，需要有一个公共的外部 Fosc 时钟源来驱动主器件和从器件。从器件的 PWM 预分频值必须与主器件的预分频值相同。如前所述，从动周期计数值必须大于或等于主控周期计数值。

当 PH1EN 和 PH2EN（PWMCON0<1:0>）无效时，PWM 计数器被复位并保持为零。如果将 PWM 配置为从动，则 PWM 计数器将保持复位为零，直到接收到第一个 SYNC 输入信号为止。

13.5 有效的 PWM 输出电平

可以通过置 1 或复位相应的 POL 位（见寄存器 13-3 和寄存器 13-4）可将 PWM 输出信号设置为高电平有效或低电平有效。如果 POL 为 1，则有效输出状态为 VOL。如果 POL 为 0，则有效输出状态为 VOH。


13.6 自动关闭与自动重新启动

使能 PWM 时，可通过将 PASEN 位置 1（见寄存器 13-1）将 PWM 输出配置为自动关闭模式。如果使能了自动关闭，则 RA2/AN2/T0CKI/INT/C1OUT 引脚上的 VIL 能够引发关闭事件。自动关闭事件会立即使 PWM 输出处于无效状态（见第 13.5 节“有效的 PWM 输出电平”），而且 PWM 相位和周期计数器被复位并保持为零。

当关闭事件发生时，PWMASE 位（见寄存器 13-2）由硬件置 1。如果自动重新启动未使能（PRSEN = 0，见寄存器 13-1），则 PWM 操作将不会恢复，直到在关闭条件被清除后 PWMASE 位被固件清零为止。只要关闭条件存在就不能清零 PWMASE 位。如果自动重新启动未使能，则可通过向 PWMASE 位写入 1 来强制执行自动关闭模式。

如果使能了自动重新启动（PRSEN = 1），则 PWMASE 位将自动清零，并且 PWM 操作将在自动关闭事件被清零后恢复（VIH 在 RA2/AN2/T0CKI/INT/C1OUT 引脚上）。

图 13-1: 双相 PWM 简化框图



寄存器 13-1:

PWMCON0: PWM 控制寄存器 0 (地址: 111h)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
PRSEN	PASEN	BLANK2	BLANK1	SYNC1	SYNC0	PH2EN	PH1EN
bit 7							bit 0

- bit 7 **PRSEN:** PWM 重新启动使能位
1 = 自动关闭时, 一旦清除了关闭条件, PWMASE 关闭位将自动清零。PWM 将自动重新启动。
0 = 自动关闭时, 必须在固件中清零 PWMASE 以重新启动 PWM。
- bit 6 **PASEN:** PWM 自动关闭使能位
0 = 禁止 PWM 自动关闭
1 = INT 引脚上的VIL 将引发自动关闭事件
- bit 5 **BLANK2:** PH2 空输出位 ⁽¹⁾
1 = 置 1 后, PH2 引脚至少在 1/2 个 Fosc 时钟周期内有效
0 = 比较器触发有效后立即复位 PH2 引脚
- bit 4 **BLANK1:** PH1 空输出位 ⁽¹⁾
1 = 置 1 后, PH1 引脚至少在 1/2 个 Fosc 时钟周期内有效
0 = 比较器触发有效后立即复位 PH1 引脚
- bit 3-2 **SYNC<1:0>:** SYNC 引脚功能位
0x = SYNC 引脚不用于 PWM。PWM 充当其自身的主单元。RB7/SYNC 引脚可用于通用 I/O。
10 = SYNC 引脚充当系统从单元, 接收 PWM 计数器复位脉冲
11 = SYNC 引脚充当系统主单元, 驱动 PWM 计数器复位脉冲
- bit 1 **PH2EN:** PH2 引脚使能位
1 = PH2 引脚由 PWM 信号驱动
0 = PH2 引脚不用于 PWM 功能
- bit 0 **PH1EN:** PH1 引脚使能位
1 = PH1 引脚由 PWM 信号驱动
0 = PH1 引脚不用于 PWM 功能

注 1: 在互补模式下操作时空输出被禁止。更多信息, 请参见 PWMCON1 寄存器 (寄存器 13-5) 中的 COMOD<1:0> 位。

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

- n = POR 值

1 = 置 1

0 = 清零

x = 未知

PIC16F785/HV785

寄存器 13-2: **PWMCLK: PWM 时钟控制寄存器 (地址: 112h)**

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
PWMASE	PWMP1	PWMP0	PER4	PER3	PER2	PER1	PER0
bit 7							bit 0

- bit 7 **PWMASE:** PWM 自动关闭事件状态位
0 = PWM 输出正在工作
1 = 关闭事件已发生。PWM 输出无效。
- bit 6-5 **PWMP<1:0>:** PWM 时钟预分频位
00 = $\text{pwm_clk} = \text{FOSC} \div 1$
01 = $\text{pwm_clk} = \text{FOSC} \div 2$
10 = $\text{pwm_clk} = \text{FOSC} \div 4$
11 = $\text{pwm_clk} = \text{FOSC} \div 8$
- bit 4-0 **PER<4:0>:** PWM 周期位
00000 = 不使用。(周期 = $1/\text{pwm_clk}$)
00001 = 周期 = $2/\text{pwm_clk}$
0.... = ...
01111 = 周期 = $16/\text{pwm_clk}$
10000 = 周期 = $17/\text{pwm_clk}$
1.... = ...
11110 = 周期 = $31/\text{pwm_clk}$
11111 = 周期 = $32/\text{pwm_clk}$

图注:

R = 可读位	W = 可写位	U = 未实现位, 读为 0
- n = POR 值	1 = 置 1	0 = 清零 x = 未知

寄存器 13-3: PWMPH1: PWM 第 1 相的控制寄存器 (地址: 113h)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
POL	C2EN	C1EN	PH4	PH3	PH2	PH1	PH0
bit 7							bit 0

- bit 7 **POL:** PH1 输出极性位
 1 = PH1 引脚低电平有效
 0 = PH1 引脚高电平有效
- bit 6 **C2EN:** 比较器 2 使能位
 当 $COMOD<1:0> = 00$ 时⁽¹⁾
 1 = 当 C2OUT 变为高电平时 PH1 将复位
 0 = PH1 将忽略比较器 2
 当 $COMOD<1:0> = X1$ 时⁽¹⁾
 1 = 当 C2OUT 变为高电平时互补驱动器将终止
 0 = 比较器 2 被忽略
 当 $COMOD<1:0> = 10$ 时⁽¹⁾
 C2EN 不起作用
- bit 5 **C1EN:** 比较器 1 使能位
 当 $COMOD<1:0> = 00$ 时⁽¹⁾
 1 = 当 C1OUT 变为高电平时 PH1 将复位
 0 = PH1 将忽略比较器 1
 当 $COMOD<1:0> = X1$ 时⁽¹⁾
 1 = 当 C1OUT 变为高电平时互补驱动器将终止
 0 = 比较器 1 被忽略
 当 $COMOD<1:0> = 10$ 时⁽¹⁾
 C1EN 不起作用
- bit 4-0 **PH<4:0>:** PWM 相位位
 当 $COMOD<1:0> = 00$ 时⁽¹⁾
 00000 = 在 SYNC 脉冲的下降沿后, PH1 将开始 1 个 pwm_clk 周期。所有其他 PH1 延时都是相对于该时间表示的。
 00001 = PH1 有 1 个 pwm_clk 脉冲延时
 = ...
 11111 = PH1 有 31 个 pwm_clk 脉冲延时
 当 $COMOD<1:0> = X1$ 或 $1X$ 时⁽¹⁾
 00000 = 在 SYNC 脉冲的下降沿后, 互补驱动器将开始 1 个 pwm_clk 周期。所有其他延时都是相对于该时间表示的。
 00001 = 互补驱动器的启动有 1 个 pwm_clk 脉冲延时
 = ...
 11111 = 互补驱动器的启动有 31 个 pwm_clk 脉冲延时
- 注 1:** 请参见 PWMCON1 寄存器 (寄存器 13-5)。

图注:

R = 可读位	W = 可写位	U = 未实现位, 读为 0
- n = POR 值	1 = 置 1	0 = 清零 x = 未知

PIC16F785/HV785

寄存器 13-4: PWMPH2: PWM 第 2 相的控制寄存器 (地址: 114h)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
POL	C2EN	C1EN	PH4	PH3	PH2	PH1	PH0
bit 7			bit 0				

- bit 7 **POL:** PH2 输出极性位
1 = PH2 引脚低电平有效
0 = PH2 引脚高电平有效
- bit 6 **C2EN:** 比较器 2 使能位
当 COMOD<1:0> = 00 时⁽¹⁾
1 = 当 C2OUT 变为高电平时 PH2 将复位
0 = PH2 将忽略比较器 2
当 COMOD<1:0> = 1X 或 X1 时⁽¹⁾
C2EN 不起作用
- bit 5 **C1EN:** 比较器 1 使能位
当 COMOD<1:0> = 00 时⁽¹⁾
1 = 当 C1OUT 变为高电平时 PH2 将复位
0 = PH2 将忽略比较器 1
当 COMOD<1:0> = 1X 或 X1 时⁽¹⁾
C1EN 不起作用
- bit 4-0 **PH<4:0>:** PWM 相位位
当 COMOD<1:0> = 00 时⁽¹⁾
00000 = 在 SYNC 脉冲的下降沿后, PH2 将开始 1 个 pwm_clk 周期。所有其他 PH2 延时都是相对于该时间表示的。
00001 = PH2 有 1 个 pwm_clk 脉冲延时
..... = ...
11111 = PH2 有 31 个 pwm_clk 脉冲延时
当 COMOD<1:0> = 1X 时⁽¹⁾
00000 = 在 SYNC 脉冲的下降沿后, 互补驱动器将终止 1 个 pwm_clk 周期。所有其他 PH2 延时都是相对于该时间表示的。
00001 = 互补驱动器的终止有 1 个 pwm_clk 脉冲延时
..... = ...
11111 = 互补驱动器的终止有 31 个 pwm_clk 脉冲延时
当 COMOD<1:0> = 01 时⁽¹⁾
PH<4:0> 不起作用
- 注 1: 请参见 PWMCON1 寄存器 (寄存器 13-5)。

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
- n = POR 值	1 = 置 1	0 = 清零	x = 未知

图 13-2: 双相 PWM 自动关闭与同步时序





图 13-3: 双相 PWM 启动时序



13.7 单相应用示例


图 13-4 给出了单相降压稳压器应用的示例。PWM 输出通过脉冲驱动 Q1 交替对 L1 充放电。在驱动周期无效循环期间，C4 将存储 L1 的电荷。R4 和 C3 形成斜坡发生器。

在 PWM 周期开始时，PWM 输出将变为高电平，使 C3 的电压与 L1 的电流同时上升。如果 C3 两端的电压达到比较器 1 正极输入处的门限电平，则比较器输出将发生变化，并终止 PWM 向 Q1 的驱动输出。如果不驱动 Q1，则 Q1 至 L1 的电流路径将被中断，但是由于 L1 中的电流不能立即停止，所以在 L1 向 C4 放电时，电荷会继续流过 D2。D1 将快速使 C3 放电以准备进行下一个充电周期。

电阻分压器 R5 和 R6 按比例调整输出电压，输出电压是由运放 1 反相并放大，与运放的同相引脚处的参考电压相关。R3、C5 和 C2 组成了放大器的反相稳定增益反馈电路。VR 参考电压向运放的同相输入提供稳定的参考电压，它是由电压源（由 CCP 的基于辅助时基的 PWM 输出以及 R1 和 C1 建立）调整的。

输出稳定性根据以下原则发生：如果稳压器输出电压过低，则比较器 1 的同相输入的电压就会上升，从而提高门限电压而使进入 Q1 的 PWM 驱动脉冲加宽。如果输出电压过高，则比较器 1 的同相输入的电压就会降低，使进入 Q1 的 PWM 驱动脉冲变窄。

图 13-4： 单相应用示例



13.8 PWM 配置

配置双相 PWM 时要格外小心，避免在 PWM 完全配置好之前从 PH1 和 PH2 引脚输出有效电平。在首先配置 TRISC 寄存器或任何双相 PWM 控制寄存器之前，建议采用以下顺序：

- 向 PORTC RC1/AN5/C12IN1-/PH1 和 RC4/C2OUT/PH2 引脚输出无效（OFF）电平。
- 清零 TRISC bits 1 和 4 以将 PH1 和 PH2 引脚配置为输出。
- 配置 PWMCLK、PWMPH1、PWMPH2 和 PWMCON1 寄存器。
- 配置 PWMCON0 寄存器。

例 13-1: PWM 设置示例

```
;Example to configure PH1 as a free running PWM output using the SYNC output as the duty cycle
;termination feedback.
;This requires an external connection between the SYNC output and the comparator input.
;SYNC out = RB7 on pin 10
;C1 inverting input = RC2/AN6 on pin 14

;Configure PH1, PH2 and SYNC pins as outputs
;First, ensure output latches are low
    BCF PORTC,1;PH1 low
    BCF PORTC,4;PH2 low
    BCF PORTB,7;SYNC low
;Configure the I/Os as outputs
    BANKSELTRISB
    BCF TRISC,1;PH1 output
    BCF TRISC,4;PH2 output
    BCF TRISB,7;SYNC output
;PH1 shares its function with AN5
;Configure AN5 as digital I/O
    BCF ANSEL0,5;AN5 is digital, all others default as analog
;Configure the PWM but don't enable PH1 or PH2 yet
    BANKSELPWMCLK
;PWM control setup
    MOVLWB'00001100';auto shutdown off, no blanking, SYNC on, PH1 and PH2 off
    MOVWFPWMCON0;see data sheet page 93
;PWM clock setup
    MOVLWB'00111101';pwm_clk = Fosc, 30 clocks in PWM period
    MOVWFPWMCLK;see data sheet page 94
;PH1 setup
    MOVLWB'00101111';non-inverted, terminate on C1, Start on clock 15
    MOVWFPWMPH1;see data sheet page 95
;PH2 setup
    MOVLWB'00110101';non-inverted, terminate on C1, Start on clock 21
    MOVWFPWMPH2;see data sheet page 96
;Configure Comparator 1
    MOVLWB'10011110';C1 on, internal, inverted, normal speed, +:C1VREF, -:AN6
    MOVWFCM1CON0;see data sheet page 68
;Configure comparator voltage reference
    BANKSELVRCON
    MOVLWB'10101100';C1VREN on, low range, CVREF= VDD/2
    MOVWFVRCON;see data sheet page 71
;Everything is setup at this point so now it is time to enable PH1
    BANKSELPWMCON0
    BSF PWMCON0,PH1EN;enable PH1
;Module is running autonomously at this point
```

13.9 互补输出模式

可以将双相 PWM 模块配置为在互补输出模式下运行，这时 PH1 和 PH2 总是异相 180 度（见图 13-5）。有三种互补模式可用，可通过 PWMCON1 寄存器中的 COMOD<1:0> 位选择（见寄存器 13-5）。这些模式的不同之处在于在 PWM 周期内，PH1 和 PH2 输出从有效切换到无效时使用的方法。

使用互补模式时，有三种方法可以控制占空比。这些模式是用 COMOD<1:0> 位（见寄存器 13-5）选择的。在这三种模式中，占空比会在 `pwm_count = PWMPH1<4:0>` 时启动，并在满足以下任一条件时终止：

- 通过 C1 或 C2 反馈。
- 当 `pwm_count` 等于 `PWMPH1<4:0>` 时。
- 复合反馈与 `pwm_count` 匹配。

如果 COMOD<1:0> = 01，则只有通过比较器 C1 或 C2 的反馈才能控制占空比。此模式下，有效的驱动循环将在 `pwm_count` 等于 `PWMPH1<4:0>` 时启动，并在比较器 C1 的输出变为高电平时（如果由 `PWMPH1<5> = 1` 使能）或比较器 C2 的输出变为高电平时（如果由 `PWMPH1<6> = 1` 使能）终止。

如果 COMOD<1:0> = 10，则只有 PWM 相位计数器才能控制占空比。此模式下，有效的驱动循环将在 `pwm_count` 等于 `PWMPH1<4:0>` 时启动，并在 `pwm_count` 等于 `PWMPH2<4:0>` 时终止。例如，可以通过设置 COMOD<1:0> = 10 并为 `PWMPH1<4:0>` 和 `PWMPH2<4:0>` 选择适当的值达到自由运行 50% 的占空比。

如果 COMOD<1:0> = 11，则将使用相位计数器或通过比较器 C1 或 C2 的反馈来控制占空比。例如，此模式下，最大的占空比由 `PWMPH1<4:0>`（占空比开始）和 `PWMPH2<4:0>`（占空比结束）的值确定。可以通过比较器 C1 或 C2 的反馈提早终止占空比（相对于最大值）。

13.9.1 死区控制

互补输出模式在每个相位输出之间提供死区驱动时序，因此可用于驱动串联的 MOSFET 驱动器（见图 13-6）。死区时间可通过 PWMCON1 寄存器的 CMDLY<4:0> 位选择。分辨率为 5 纳秒（典型值）时，死区延时为 0 到 155 纳秒（典型值）。

13.9.2 重叠控制

要实现重叠时序需要执行以下操作：配置互补模式为期望的输出极性和重叠时间（即死区时间），然后交换输出连接并反相输出。例如，要将互补驱动的重叠时间配置为 55 ns，并在 PH1 上输出高电平有效的驱动信号而在 PH2 上输出低电平有效的驱动信号，请按如下所示设置 PWM 控制寄存器：

- 将 PH1 驱动器连接到 PH2 输出
- 将 PH2 驱动器连接到 PH1 输出
- 将 PORTC<1> 初始化为 1（PH2 驱动器关闭）
- 将 PORTC<4> 初始化为 0（PH1 驱动器关闭）
- 将 TRISC<1,4> 置 0（输出）
- 将 PWMPH1<POL> 置 1（反相 PH1）
- 将 PWMPH2<POL> 置 1（同相 PH2）
- 将 PWMCON1 设置为 55 ns 延时和期望的终止（比较器和 / 或计数）
- 将 PWMCON0 设置为期望的 SYNC 和自动关闭配置，使能 PH1 和 PH2

13.9.3 关闭互补模式

关闭时，PH1 和 PH2 互补输出被强制为无效状态（见图 13-5）。关闭停止时，PWM 输出会恢复为它在首个周期时的启动状态，即 PH1 无效（未驱动输出）和 PH2 有效（驱动输出）。

寄存器 13-5: PWMCON1: PWM 控制寄存器 1 (地址: 110h)

U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	COMOD1	COMOD0	CMDLY4	CMDLY3	CMDLY2	CMDLY1	CMDLY0
bit 7							bit 0

bit 7 未实现: 读为 0

bit 6-5 **COMOD<1:0>**: 互补模式选择位⁽¹⁾

00 = 正常的双相操作。禁止互补模式。

01 = 互补操作。占空比由 C1OUT 或 C2OUT 终止。

10 = 互补操作。占空比由 PWMPH2<4:0> = pwm_count 终止。

11 = 互补操作。占空比由 PWMPH2<4:0> = pwm_count 或 C1OUT 或 C2OUT 终止。

bit 4-0 **CMDLY<4:0>**: 互补驱动死区时间位 (典型值)

00000 = 延时 = 0

00001 = 延时 = 5 ns

00010 = 延时 = 10 ns

..... = ...

11111 = 延时 = 155 ns

注 1: 必须将 PWMCON0<1:0> 设置为 11, 才能以互补模式操作。

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0


- n = POR 值

1 = 置 1

0 = 清零

x = 未知

图 13-5: 互补输出 PWM 框图



PIC16F785/HV785

图 13-6: 互补输出 PWM 时序




表 13-1: 与 PWM 相关的寄存器 / 位

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/ BOR 时的值	所有其他复位值
98h	REFCON	—	—	BGST	VRBB	VREN	VROE	CVROE	—	- -00 000-	- -00 000-
99h	VRCON	C1VREN	C2VREN	VRR	—	VR3	VR2	VR1	VR0	000- 0000	000- 0000
119h	CM1CON0	C1ON	C1OUT	C1OE	C1POL	C1SP	C1R	C1CH1	C1CH0	0000 0000	0000 0000
11Ah	CM2CON0	C2ON	C2OUT	C2OE	C2POL	C2SP	C2R	C2CH1	C2CH0	0000 0000	0000 0000
110h	PWMCON1	—	COMOD1	COMOD0	CMDLY4	CMDLY3	CMDLY2	CMDLY1	CMDLY0	-000 0000	-000 0000
111h	PWMCON0	PRSEN	PASEN	BLANK2	BLANK1	SYNC1	SYNC0	PH2EN	PH1EN	0000 0000	0000 0000
112h	PWMCLK	PWMASE	PWMP1	PWMP0	PER4	PER3	PER2	PER1	PER0	0000 0000	0000 0000
113h	PWMPH1	POL	C2EN	C1EN	PH4	PH3	PH2	PH1	PH0	0000 0000	0000 0000
114h	PWMPH2	POL	C2EN	C1EN	PH4	PH3	PH2	PH1	PH0	0000 0000	0000 0000

图注: x = 未知, u = 不变, - = 未实现, 读为 0, q = 值取决于具体条件。数据 PWM 模块不使用阴影单元。

14.0 数据 EEPROM 存储器

在正常操作期间（整个 VDD 范围内），EEPROM 数据存储器是可读写的。该存储器并不直接映射到寄存器文件空间，而是通过特殊功能寄存器来间接寻址。共有 4 个 SFR 可用于对该存储器进行读写操作，如下：

- EECON1
- EECON2（不是实际存在的寄存器）
- EEDAT
- EEADR

EEDAT 存放 8 位读 / 写数据，而 EEADR 存放被访问的 EEPROM 存储单元的地址。PIC16F785/HV785 器件有 256 字节的数据 EEPROM，地址范围从 0h 到 FFh。

EEPROM 数据存储器允许以字节为单位读写。字节写操作会自动擦除地址单元并写入新数据（在写入前擦除）。EEPROM 数据存储器可用于高速擦除 / 写周期的操作。写操作时间由一个片内定时器控制，并随电压、温度以及芯片的差异而有所变化。具体的限定值，请参见第 19.0 节“电气规范”中的 AC 技术规范。

当数据存储器处于代码保护状态时，CPU 仍可对数据 EEPROM 存储器进行读写操作。器件编程器不能再访问数据 EEPROM 的数据，将读为 0。

关于数据 EEPROM 的更多信息，请参见《PIC® 中档单片机系列参考手册》（DS33023_CN）。

寄存器 14-1: EEDAT: EEPROM 数据寄存器（地址: 9Ah）

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
EEDAT7	EEDAT6	EEDAT5	EEDAT4	EEDAT3	EEDAT2	EEDAT1	EEDAT0
bit 7				bit 0			

bit 7-0 EEDATn: 写入或读取数据 EEPROM 位的字节值

图注:

R = 可读位 W = 可写位 U = 未实现位，读为 0
 - n = POR 值 1 = 置 1 0 = 清零 x = 未知

寄存器 14-2: EEADR: EEPROM 地址寄存器（地址: 9Bh）

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
EEADR7	EEADR6	EEADR5	EEADR4	EEADR3	EEADR2	EEADR1	EEADR0
bit 7				bit 0			

bit 7-0 EEADR: 指定 EEPROM 读 / 写操作位的 256 个地址单元之一

图注:

R = 可读位 W = 可写位 U = 未实现位，读为 0
 - n = POR 值 1 = 置 1 0 = 清零 x = 未知

PIC16F785/HV785

14.1 EECON1 和 EECON2 寄存器

EECON1 为控制寄存器，但实际只使用了其中的低 4 位。该寄存器中的高 4 位未使用，读为 0。

控制位 RD 和 WR 分别用于启动读和写操作。这些位不能清零，只能通过软件置 1。在读或写操作完成后，由硬件将它们清零。由于无法用软件将 WR 位清零，可避免写操作意外过早终止。

当 WREN 位置 1 时，允许进行写操作。上电时，WREN 位被清零。当正常工作期间，如果写操作被 MCLR 复位或 WDT 超时复位中断，则 WRERR 位将被置 1。在这些情形下，用户可在复位结束后检查 WRERR 位，将其清零并重新写入地址单元。EEDAT 和 EEADR 寄存器通过复位被清零。因此，需要对 EEDAT 和 EEADR 寄存器进行重新初始化。

当写操作完成时，中断标志位 EEIF (PIR1<7>) 被置 1。该位必须用软件清零。

EECON2 不是实际存在的寄存器。读 EECON2 将得到全 0。EECON2 是数据 EEPROM 写操作序列的专用寄存器。

注： EECON1、EEDAT 和 EEADR 寄存器应在数据 EEPROM 写操作期间 (WR 位 = 1) 进行修改。

寄存器 14-3: EECON1: EEPROM 控制寄存器 (地址: 9Ch)

	U-0	U-0	U-0	U-0	R/W-x	R/W-0	R/S-0	R/S-0
	—	—	—	—	WRERR	WREN	WR	RD
bit 7								bit 0
bit 7-4	未实现: 读为 0							
bit 3	WRERR: EEPROM 出错标志位							
	1 = 写操作过早终止 (由正常工作期间任何 MCLR 复位或 WDT 复位; 或 BOR 复位所致)							
	0 = 写操作完成							
bit 2	WREN: EEPROM 写使能位							
	1 = 允许写周期							
	0 = 禁止写入数据 EEPROM							
bit 1	WR: 写控制位							
	1 = 启动写周期 (一旦写操作完成, 该位就硬件清零。用软件只能将 WR 位置 1, 但不能清零。)							
	0 = 数据 EEPROM 写周期完成							
bit 0	RD: 读控制位							
	1 = 启动 EEPROM 读操作 (读操作作为一个周期。RD 位由硬件清零。用软件只能将 RD 位置 1, 但不能清零。)							
	0 = 不启动 EEPROM 读操作							

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0
- n = POR 值 S = 只能置 1 的位 0 = 清零 x = 未知

14.2 从 EEPROM 数据存储器读取数据

如例 14-1 中所示，为了读取数据存储器的地址，用户必须先写地址到 EEADR 寄存器中，并将控制位 RD (EECON1<0>) 置 1。在紧接着的下一个周期，EEDAT 寄存器中的数据即可使用。因此，可在下一条指令读取。EEDAT 将保留该值直至另一次读操作开始或用户写入新值（在写操作期间）。

例 14-1: 读数据 EEPROM

```
BSF    STATUS,RP0 ;Bank 1
BCF    STATUS,RP1 ;
MOVLW  CONFIG_ADDR;
MOVWF  EEADR      ;Address to read
BSF    EECON1,RD  ;EE Read
MOVF   EEDAT,W    ;Move data to W
```

14.3 向 EEPROM 数据存储器写入数据

要向 EEPROM 数据存储单元写入数据，用户应首先将地址写入 EEADR 寄存器，并将数据写入 EEDAT 寄存器。随后，用户应按照例 14-2 中所示的特定序列对每一字节的写操作进行初始化。

例 14-2: 写数据 EEPROM

```
BSF    STATUS,RP0 ;Bank 1
BCF    STATUS,RP1 ;
BSF    EECON1,WREN;Enable write
BCF    INTCON,GIE ;Disable INTs
BTFSC  INTCON,GIE ;See AN-576
GOTO   $-2        ;
MOVLW  55h        ;Unlock write
MOVWF  EECON2     ;
MOVLW  AAh        ;
MOVWF  EECON2     ;
BSF    EECON1,WR  ;Start the write
BSF    INTCON,GIE ;Enable INTs
```

如果没有完全按照例 14-2 中的指令序列（即首先将 55h 写入 EECON2，随后将 AAh 写入 EECON2，最后将 WR 位置 1）写每个字节，将不会启动写操作。我们强烈建议在上述代码段的执行期间禁止所有中断。在执行所需序列的同时执行一次周期计数操作。如果周期计数值与指令序列执行时所需周期数不符，则将禁止数据写入 EEPROM。

此外，必须将 EECON1 中的 WREN 位置 1 以使能写操作。这种机制可防止由于代码执行错误（异常）（即程序跑飞）导致误写数据 EEPROM。除对 EEPROM 进行更新时，用户应该始终保持 WREN 位清零。WREN 位不会被硬件清零。

一个写序列启动后，将 WREN 位清零不会影响此写周期。除非 WREN 位置 1，否则 WR 位将被禁止置 1。

写周期完成时，WR 位由硬件清零并且 EE 写完成中断标志位 (EEIF) 被置 1。用户可以使能此中断或查询此位。EEIF 位 (PIR1<7>) 寄存器必须用软件清零。

14.4 写校验

根据具体应用，将写入数据 EEPROM 的值与期望写入值相校验（见例 14-3）是一个很好的编程习惯。

例 14-3: 写校验

```
BSF    STATUS,RP0 ;Bank 1
BCF    STATUS,RP1 ;
MOVF   EEDAT,W    ;EEDAT not changed
                    ; from previous write
BSF    EECON1,RD  ;YES, Read the
                    ; value written
XORWF  EEDAT,W    ;
BTFSS  STATUS,Z   ;Is data the same
GOTO   WRITE_ERR  ;No, handle error
                    ;Yes, continue
```

14.4.1 数据 EEPROM 的使用

数据 EEPROM 是高耐久性可字节寻址的阵列，已将其优化以便存储频繁变动的信息（例如，程序变量或其他经常更新的数据）。如果一个段中的变量经常发生改变，而另一个段中的变量不发生改变，就可能造成超出对 EEPROM 的总写周期数（规范 D124），而不超出对某个字节的总写周期数（规范 D120 和 D120A）。这种情况下，必须执行一次阵列刷新。基于此原因，应将不经常改变的变量（如常量、ID 和校准值等）存储到闪存程序存储器中。

14.5 防止误写操作的保护措施

在有些情况下，用户并不希望写入数据 EEPROM 存储器。为防止 EEPROM 误写操作，芯片内嵌了各种保护机制。上电时，WREN 位被清零。而且，上电延时定时器（延时 64 ms）也会阻止对 EEPROM 进行写操作。

写操作的启动顺序和 WREN 位有助于防止欠压、电源毛刺和软件故障期间意外误写操作的发生。

PIC16F785/HV785

14.6 代码保护期间的数据 EEPROM 操作

在配置字（寄存器 15-1）中将 CPD 设定为 0，可对数据存储器进行代码保护。

数据存储器被代码保护时，CPU 可以对数据 EEPROM 进行读写操作。建议用户在对数据存储器进行代码保护的同时，也对程序存储器进行代码保护。这将防止有人通过在已有代码上写入零（作为 NOP 执行），进入在未使用的程序存储器中加出的程序代码段，从而达到导出数据存储器内容的目的。在未使用的地址单元中写入 0 也可防止数据存储器的代码保护遭受破坏。

表 14-1: 与数据 EEPROM 相关的寄存器 / 位

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	所有其他复位值
0Bh,8Bh,10Bh,18Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	T0IF	INTF	RAIF	0000 0000	0000 0000
0Ch	PIR1	EEIF	ADIF	CCP1IF	C2IF	C1IF	OSFIF	TMR2IF	TMR1IF	0000 0000	0000 0000
8Ch	PIE1	EEIE	ADIE	CCP1IE	C2IE	C1IE	OSFIE	TMR2IE	TMR1IE	0000 0000	0000 0000
9Ah	EEDAT	EEDAT7	EEDAT6	EEDAT5	EEDAT4	EEDAT3	EEDAT2	EEDAT1	EEDAT0	0000 0000	0000 0000
9Bh	EEADR	EEADR7	EEADR6	EEADR5	EEADR4	EEADR3	EEADR2	EEADR1	EEADR0	0000 0000	0000 0000
9Ch	EECON1	—	—	—	—	WRERR	WREN	WR	RD	---- x000	---- q000
9Dh	EECON2	EEPROM 控制寄存器 2（不是实际存在的寄存器）								---- ----	---- ----

图注： x = 未知， u = 不变， - = 未实现，读为 0， q = 值取决于具体条件。数据 EEPROM 模块不使用阴影单元。

15.0 CPU 的特殊功能

PIC16F785/HV785 有许多功能，旨在最大限度地提高系统可靠性，通过减少外部元件将成本降至最低，并提供省电工作模式和代码保护功能。

这些功能包括：

- 复位：
 - 上电复位（POR）
 - 上电延时定时器（PWRT）
 - 振荡器起振定时器（OST）
 - 欠压复位（BOR）
- 中断
- 看门狗定时器（WDT）
- 振荡器选择
- 休眠
- 代码保护
- ID 地址单元
- 在线串行编程（ICSP™）

PIC16F785/HV785 有两个定时器提供必要的上电延时。一个是振荡器起振定时器（OST），旨在确保芯片在晶体振荡器达到稳定之前始终处于复位状态。另一个是上电延时定时器（PWRT），仅在上电时提供 64 ms（标称值）的固定延时，用来确保器件在供电电压稳定之前处于复位状态。还有当器件发生欠压时使器件复位的电路，该电路可使用上电延时定时器，提供至少 64 ms 的复位延时。有了这三种片上功能，绝大多数应用就无需再外接复位电路了。

休眠模式的设计是为了提供了电流极低的掉电模式。用户可通过外部复位、看门狗定时器唤醒或中断将器件从休眠模式唤醒。

有几种振荡器模式可供选择，以使器件适应各种应用。选择 INTOSC 可节约系统成本，而选择 LP 晶振可以节能。通过配置位的设定可选择不同选项（见寄存器 15-1）。

15.1 配置位

可以通过对配置位编程（读为 0）或不编程（读为 1）来选择不同的器件配置，如寄存器 15-1 所示。这些位映射到程序存储器地址单元 2007h 中。

注： 地址2007h超出了用户程序存储器空间范围。它属于特殊配置存储器空间（2000h-3FFFh），只能在编程时对其进行访问。更多信息，请参见“PIC16F785/HV785 Memory Programming Specification”（DS41237）。

PIC16F785/HV785

寄存器 15-1: CONFIG: 配置字 (地址: 2007h)

—	—	FCMEN	IESO	BOREN1	BOREN0	CPD	CP	MCLRE	PWRTE	WDTE	FOSC2	FOSC1	FOSC0
bit 13													bit 0

bit 13-12	未实现: 读为 1
bit 11	FCMEN: 故障保护时钟监控器使能位 ⁽⁵⁾ 1 = 使能故障保护时钟监控器 0 = 禁止故障保护时钟监控器
bit 10	IESO: 内 / 外部切换位 1 = 使能内 / 外部切换模式 0 = 禁止内 / 外部切换模式
bit 9-8	BOREN<1:0>: 欠压复位选择位 ⁽¹⁾ 11 = 使能 BOR 10 = 运行时使能 BOR, 休眠时禁止 BOR 01 = SBOREN 位 (PCON<4>) 控制 BOR 00 = 禁止 BOR
bit 7	CPD: 数据代码保护位 ^{(2), (3)} 1 = 禁止数据存储器代码保护 0 = 使能数据存储器代码保护
bit 6	CP: 代码保护位 ⁽²⁾ 1 = 禁止程序存储器代码保护 0 = 使能程序存储器代码保护
bit 5	MCLRE: RA3/MCLR 引脚功能选择位 ⁽⁴⁾ 1 = RA3/MCLR 引脚功能为 MCLR 0 = RA3/MCLR 引脚功能为数字输入, MCLR 内部连接到 VDD
bit 4	PWRTE: 上电延时定时器使能位 1 = 禁止 PWRT 0 = 使能 PWRT
bit 3	WDTE: 看门狗定时器使能位 ⁽⁵⁾ 1 = 使能 WDT 0 = 禁止 WDT, 但可以通过 SWDTEN 位 (WDTCON<0>) 使能
bit 2-0	FOSC<2:0>: 振荡器选择位 111 = RC 振荡器: RA4/AN3/T1G/OSC2/CLKOUT 引脚为 CLKOUT 功能, RA5/T1CKI/OSC1/CLKIN 引脚上连接 RC 110 = RCIO 振荡器: RA4/AN3/T1G/OSC2/CLKOUT 引脚为 I/O 功能, RA5/T1CKI/OSC1/CLKIN 引脚上连接 RC 101 = INTOSC 振荡器: RA4/AN3/T1G/OSC2/CLKOUT 引脚为 CLKOUT 功能, RA5/T1CKI/OSC1/CLKIN 引脚为 I/O 功能 100 = INTOSCIO 振荡器: RA4/AN3/T1G/OSC2/CLKOUT 引脚为 I/O 功能, RA5/T1CKI/OSC1/CLKIN 引脚为 I/O 功能 011 = EC: RA4/AN3/T1G/OSC2/CLKOUT 引脚为 I/O 功能, RA5/T1CKI/OSC1/CLKIN 引脚上为 CLKIN 010 = HS 振荡器: RA4/AN3/T1G/OSC2/CLKOUT 和 RA5/T1CKI/OSC1/CLKIN ⁽⁵⁾ 引脚上连接高速晶振 / 谐振器 001 = XT 振荡器: RA4/AN3/T1G/OSC2/CLKOUT 和 RA5/T1CKI/OSC1/CLKIN ⁽⁵⁾ 引脚上连接晶振 / 谐振器 000 = LP 振荡器: RA4/AN3/T1G/OSC2/CLKOUT 和 RA5/T1CKI/OSC1/CLKIN ⁽⁵⁾ 引脚上连接低功耗晶振

- 注
- 1: 使能欠压复位并不能自动使能上电延时定时器。
 - 2: 必须执行程序存储器批量擦除以关闭代码保护。
 - 3: 当关闭代码保护时, 将擦除整个数据 EEPROM 的内容。
 - 4: 当 MCLR 在 INTOSC 或 RC 模式下被拉为低电平时, 将禁止内部时钟振荡器。
 - 5: 如果 HS、XT 或 LP 振荡器在故障保护模式下发生故障, 看门狗超时仅会发生一次, 发生超时后看门狗被禁止, 直至振荡器恢复。

图注:			
R = 可读位	W = 可写位	U = 未实现位, 读为 0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

15.2 复位

PIC16F785/HV785 有以下几种不同类型的复位：

- 上电复位（POR）
- 正常工作期间的 WDT 复位
- 休眠期间的 WDT 复位
- 正常工作期间的 MCLR 复位
- 休眠期间的 MCLR 复位
- 欠压复位（BOR）

有些寄存器不受任何复位的影响；在上电复位时它们的状态未知，而在其他复位时状态不变。大多数寄存器在以下复位时会复位到各自的“复位状态”：


- 上电复位
- MCLR 复位
- 休眠期间的 MCLR 复位
- WDT 复位
- 欠压复位（BOR）

它们不受 WDT 唤醒的影响，因为这被视为恢复正常工作。如表 15-2 所示，**TO** 和 **PD** 位在不同的复位情形下会分别被置 1 或清零。这些位在软件中用于判断复位的性质。关于所有寄存器的复位状态的完整说明，请参见表 15-4。

图 15-1 给出了片上复位电路的简化框图。

MCLR 复位路径上有一个噪声滤波器，用来检测并滤除小脉冲。关于脉冲宽度规范，请参见第 19.0 节“电气规范”。

图 15-1： 片上复位电路的简化框图



15.2.1 上电复位

在 VDD 达到足以使器件正常工作的电平之前，片上上电复位电路将使器件保持在复位状态。需要一个最小上升速率才能达到 VDD。详见第 19.0 节“电气规范”。如果使能了欠压复位，那么该最小上升速率规范将不再适用。欠压复位电路将使器件保持在复位状态，直到 VDD 达到 VBOR（见第 15.2.4 节“欠压复位（BOR）”）。

该器件上的 POR 电路具有 POR 重新装配（Rearm）的电路。该电路的设计旨在当 VDD 降至低于预设的重新装配电压（V_{PARM}）时，确保重新装配 POR 电路所需的最小时间。一旦 VDD 低于重新装配点达到所需的最小时间时，将重新激活 POR 复位并在 VDD 回到大于 VPOR 值之前保持复位。此时，需要经过 1 μs（典型值）延时，使 VDD 可以继续上升到高于 VPOR 的安全电压。

当器件开始正常工作（退出复位条件）时，器件的工作参数（即电压、频率和温度等）必须得到满足，以确保其正常工作。如果不满足这些条件，那么器件必须保持在复位状态，直到满足工作条件为止。

更多信息，请参见应用笔记 AN607，“Power-up Trouble Shooting”（DS00607）。


15.2.2 主清零（MCLR）

PIC16F785/HV785 在 MCLR 复位路径中有一个噪声滤波器。该滤波器检测并滤除小脉冲。

应该注意，WDT 复位不会将 MCLR 引脚驱动为低电平。

MCLR 引脚上 ESD 保护的工作原理与该系列早期器件有所不同。施加在该引脚上的电压超过规范值将导致 MCLR 复位，并且在 ESD 事件中产生的电流也将超过器件的规范值。因此，Microchip 建议不要把 MCLR 引脚直接连接到 VDD。建议使用图 15-2 给出的 RC 网络。

图 15-2: 建议的 MCLR 电路



通过清零配置字中的 MCLRRE 位，可使能内部 MCLR 选项。清零后，MCLR 将内部连接到 VDD，且 MCLR 引脚将使能内部弱上拉。通过选择内部 MCLR 选项，RA3/MCLR/VPP 引脚的 VPP 功能将不受影响。

15.2.3 上电延时定时器（PWRT）

上电延时定时器仅在上电（上电复位或欠压复位）时提供一个 64 ms（标称值）的固定延时。上电延时定时器采用 LFINTOSC 振荡器作为时钟源，工作频率为 31 kHz。更多信息，请参见第 3.4 节“内部时钟模式”。只要 PWRT 处于活动状态，芯片就保持在复位状态。PWRT 延时使 VDD 有足够的时间上升到所需的电平。配置位 PWRTRE 可以禁止（如果置 1）或使能（如果清零）上电延时定时器。虽然不是必需的，但是在使能欠压复位时也应使能上电延时定时器。

由于以下原因不同芯片的上电延时定时器的延时也各不相同：

- VDD 差异
- 温度差异
- 制造工艺差异

详见直流参数（第 19.0 节“电气规范”）。

15.2.4 欠压复位（BOR）

配置字中的 BOREN0 和 BOREN1 位用于选择 4 种欠压复位模式中的一种。其中增加了两种模式，允许使用软件或硬件控制 BOR 的使能。当 BOREN<1:0> = 01 时，可由 SBOREN 位（PCON<4>）使能 / 禁止 BOR，从而能用软件对其进行控制。通过选择 BOREN<1:0>，可使欠压复位在休眠时被自动禁止，从而节约功耗；而在唤醒后被重新使能。在此模式下，SBOREN 位被禁止。关于配置字的定义，请参见寄存器 15-1。

如果 VDD 下降到 VBOR 以下，且持续时间超过参数值（TBOR）（见第 19.0 节“电气规范”），欠压状况将使器件复位。无论 VDD 的变化速率如何，上述情况都会发生。如果 VDD 低于 VBOR 的时间少于参数值（TBOR），则不一定发生复位。

任何复位（上电复位、欠压复位和看门狗定时器复位等）都会使器件保持复位状态，直到 VDD 上升到 VBOR 以上（见图 15-3）。如果使能了上电延时定时器，此时它将启动，并且会使器件保持复位状态的时间延长 64 ms。

注：配置字中的 PWRTRE 位用于使能上电延时定时器。


如果在上电延时定时器运行过程中，VDD 降低到 VBOR 以下，芯片将重新回到欠压复位状态并且上电延时定时器会恢复为初始状态。一旦 VDD 上升到 VBOR 以上，上电延时定时器将执行一段 64 ms 的复位。

15.2.5 BOR 校准

PIC16F785/HV785 将 BOR 校准值存储在校准字 (2008h) 的熔丝中。使用 “*PIC16F785/HV785 Memory Programming Specification*” (DS41237) 中指定的批量擦除序列时, 校准字不会被擦除, 因此也不需要编程。

注: 地址2008h超出了用户程序存储器空间范围。它属于特殊配置存储器空间 (2000h-3FFFh), 只能在编程时对其进行访问。更多信息, 请参见 “*PIC16F785/HV785 Memory Programming Specification*” (DS41237)。

图 15-3: 欠压情形



PIC16F785/HV785

15.2.6 延时时序

上电时的延时时序如下：首先，在 POR 延时到期后，施加一段 PWRT 延时，随后振荡器起振。总延时时间取决于振荡器配置和 PWRTE 位的状态。例如，在 EC 模式且 PWRTE 位等于 1（PWRT 禁止）的情况下，根本不会出现延时。图 15-4、图 15-5 和图 15-6 分别描绘了各种情形下的延时时序。当振荡器起振后，通过使能双速启动或故障保护监控器，器件将以 INTOSC 作为时钟源来执行代码（见第 3.6 节“双速时钟启动模式”和第 3.7 节“故障保护时钟监控器”）。

由于延时是由上电复位脉冲触发的，因此如果 $\overline{\text{MCLR}}$ 保持足够长时间的低电平，所有延时都将结束。将 $\overline{\text{MCLR}}$ 电平拉高后，器件将立即开始执行代码（见图 15-6）。这对于测试或同步多个并行工作的 PIC16F785/HV785 器件来说是非常有用的。

表 15-5 给出了一些特殊寄存器的复位条件，而表 15-4 给出了所有寄存器的复位条件。

表 15-1: 各种情况下的延时

振荡器配置	上电延时		欠压复位		从休眠状态唤醒
	$\overline{\text{PWRTE}} = 0$	$\overline{\text{PWRTE}} = 1$	$\overline{\text{PWRTE}} = 0$	$\overline{\text{PWRTE}} = 1$	
XT, HS, LP	TPWRT + 1024•TOSC	1024•TOSC	TPWRT + 1024•TOSC	1024•TOSC	1024•TOSC
RC, EC, INTOSC	TPWRT	—	TPWRT	—	—

表 15-2: STATUS/PCON 位及其含义

$\overline{\text{POR}}$	$\overline{\text{BOR}}$	$\overline{\text{TO}}$	$\overline{\text{PD}}$	条件
0	x	1	1	上电复位
u	0	1	1	欠压复位
u	u	0	u	WDT 复位
u	u	0	0	WDT 唤醒
u	u	u	u	正常工作期间的 $\overline{\text{MCLR}}$ 复位
u	u	1	0	休眠期间的 $\overline{\text{MCLR}}$ 复位

图注： u = 不变， x = 未知

表 15-3: 与欠压有关的寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	所有其他复位值 ⁽¹⁾
03h, 103h 83h, 183h	STATUS	IRP	RP1	RP0	$\overline{\text{TO}}$	$\overline{\text{PD}}$	Z	DC	C	0001 1xxx	000q quuu
8Eh	PCON	—	—	—	SBOREN	—	—	$\overline{\text{POR}}$	$\overline{\text{BOR}}$	---1 --qq	---u --uu

图注： u = 不变， x = 未知， - = 未实现位，读为 0， q = 值取决于具体条件。欠压复位不使用阴影单元。

注 1： 其他（非上电）复位包括在正常操作期间的 $\overline{\text{MCLR}}$ 复位和看门狗定时器复位。

15.2.7 电源控制（PCON）寄存器

电源控制寄存器（地址 8Eh）有两个状态位，用于指示上次发生的复位的类型。

Bit 0 是 $\overline{\text{BOR}}$ （欠压复位）标志位。 $\overline{\text{BOR}}$ 在上电复位时未知。用户必须将该位置 1，并在随后的复位发生时检查 $\overline{\text{BOR}}$ 是否为 0，如果是，则表示已发生欠压复位。当禁止欠压复位电路（配置字中的 $\text{BOREN}<1:0> = 00$ ）时， $\overline{\text{BOR}}$ 状态位是“无关位”并且不一定预测得了。

Bit 1 是 $\overline{\text{POR}}$ （上电复位）标志位。在上电复位时值为 0，其他情况下不受影响。上电复位后，用户必须对该位写 1。发生后续复位后，如果 $\overline{\text{POR}}$ 为 0，则表示发生了上电复位（即 VDD 可能已经变为了低电平）。

更多信息，请参见第 15.2.4 节“欠压复位（BOR）”。

图 15-4: 上电时的延时时序 ($\overline{\text{MCLR}}$ 延时): 情形 1




图 15-5: 上电时的延时时序 ($\overline{\text{MCLR}}$ 延时): 情形 2





图 15-6: 上电时的延时时序 (带有 VDD 的 $\overline{\text{MCLR}}$)



PIC16F785/HV785

表 15-4: 寄存器的初始状态

寄存器	地址	上电复位	MCLR 复位 WDT 复位 欠压复位 ⁽¹⁾	通过中断从休眠状态唤醒 通过 WDT 超时从休眠状态唤醒
W	—	xxxx xxxx	uuuu uuuu	uuuu uuuu
INDF	00h/80h	xxxx xxxx	xxxx xxxx	uuuu uuuu
TMR0	01h	xxxx xxxx	uuuu uuuu	uuuu uuuu
PCL	02h/82h	0000 0000	0000 0000	PC + 1 ⁽³⁾
STATUS	03h/83h	0001 1xxx	000q quuu ⁽⁴⁾	uuuq quuu ⁽⁴⁾
FSR	04h/84h	xxxx xxxx	uuuu uuuu	uuuu uuuu
PORTA	05h	--x0 x000 ⁽⁶⁾	--u0 u000 ⁽⁷⁾	--uu uuuu
PORTB	06h	xx00 ---- ⁽⁶⁾	uu00 ---- ⁽⁷⁾	uuuu ----
PORTC	07h	00xx 0000 ⁽⁶⁾	00uu uuuu ⁽⁷⁾	uuuu uuuu
PCLATH	0Ah/8Ah	---0 0000	---0 0000	---u uuuu
INTCON	0Bh/8Bh	0000 0000	0000 0000	uuuu uuuu ⁽²⁾
PIR1	0Ch	0000 0000	0000 0000	uuuu uuuu ⁽²⁾
TMR1L	0Eh	xxxx xxxx	uuuu uuuu	uuuu uuuu
TMR1H	0Fh	xxxx xxxx	uuuu uuuu	uuuu uuuu
T1CON	10h	0000 0000	uuuu uuuu	uuuu uuuu
TMR2	11h	0000 0000	0000 0000	uuuu uuuu
T2CON	12h	-000 0000	-000 0000	-uuu uuuu
CCPR1L	13h	xxxx xxxx	uuuu uuuu	uuuu uuuu
CCPR1H	14h	xxxx xxxx	uuuu uuuu	uuuu uuuu
CCP1CON	15h	--00 0000	--00 0000	--uu uuuu
WDTCON	18h	---0 1000	---0 1000	---u uuuu
ADRESH	1Eh	xxxx xxxx	uuuu uuuu	uuuu uuuu
ADCON0	1Fh	0000 0000	0000 0000	uuuu uuuu
OPTION_REG	81h	1111 1111	1111 1111	uuuu uuuu
TRISA	85h	--11 1111	--11 1111	--uu uuuu
TRISB	86h	1111 ----	1111 ----	uuuu ----
TRISC	87h	1111 1111	1111 1111	uuuu uuuu
PIE1	8Ch	0000 0000	0000 0000	uuuu uuuu
PCON	8Eh	---1 --0x	---u --uq ^{(1),(5)}	---u --uu
OSCCON	8Fh	-110 q000	-110 q000	-uuu uuuu
OSCTUNE	90h	---0 0000	---u uuuu	---u uuuu
ANSEL0	91h	1111 1111	1111 1111	uuuu uuuu
PR2	92h	1111 1111	1111 1111	1111 1111
ANSEL1	93h	---- 1111	---- 1111	---- uuuu
WPUA	95h	--11 1111	--11 1111	--uu uuuu
IOCA	96h	--00 0000	--00 0000	--uu uuuu
REFCON	98h	--00 000-	--00 000-	--uu uu-

图注: u = 不变, x = 未知, - = 未实现位, 读为 0, q = 值取决于具体条件。

- 注
- 1: 如果 VDD 过低, 将激活上电复位, 寄存器将受到不同的影响。
 - 2: INTCON 和 / 或 PIR1 寄存器中的 1 位或多位会受到影响 (引起唤醒)。
 - 3: 当器件被中断唤醒且 GIE 位置 1 时, PC 装入中断向量 (0004h)。
 - 4: 关于特定条件下的复位值, 请参见表 15-5。
 - 5: 如果复位是由于欠压引起的, 则 bit 0 = 0。所有其他复位将导致 bit 0 = u。
 - 6: 模拟通道读为 0, 但数据锁存值未知。
 - 7: 模拟通道读为 0, 但数据锁存值不变。

表 15-4: 寄存器的初始状态 (续)

寄存器	地址	上电复位	MCLR 复位 WDT 复位 欠压复位 ⁽¹⁾	通过中断从休眠状态唤醒 通过 WDT 超时从休眠状态唤醒
VRCON	99h	000- 0000	000- 0000	uuu- uuuu
EEDAT	9Ah	0000 0000	0000 0000	uuuu uuuu
EEADR	9Bh	0000 0000	0000 0000	uuuu uuuu
EECON1	9Ch	---- x000	---- q000	---- uuuu
EECON2	9Dh	---- ----	---- ----	---- ----
ADRESL	9Eh	xxxx xxxx	uuuu uuuu	uuuu uuuu
ADCON1	9Fh	-000 ----	-000 ----	-uuu ----
PWMCON1	110h	-000 0000	-000 0000	-uuu uuuu
PWMCON0	111h	0000 0000	0000 0000	uuuu uuuu
PWMCLK	112h	0000 0000	0000 0000	uuuu uuuu
PWMPH1	113h	0000 0000	0000 0000	uuuu uuuu
PWMPH2	114h	0000 0000	0000 0000	uuuu uuuu
CM1CON0	119h	0000 0000	0000 0000	uuuu uuuu
CM2CON0	11Ah	0000 0000	0000 0000	uuuu uuuu
CM2CON1	11Bh	00-- --10	00-- --10	uu-- --uu
OPA1CON	11Ch	0--- ----	0--- ----	u--- ----
OPA2CON	11Dh	0--- ----	0--- ----	u--- ----

图注: u = 不变, x = 未知, - = 未实现位, 读为 0, q = 值取决于具体条件。

- 注
- 1: 如果 VDD 过低, 将激活上电复位, 寄存器将受到不同的影响。
 - 2: INTCON 和 / 或 PIR1 寄存器中的 1 位或多位会受到影响 (引起唤醒)。
 - 3: 当器件被中断唤醒且 GIE 位置 1 时, PC 装入中断向量 (0004h)。
 - 4: 关于特定条件下的复位值, 请参见表 15-5。
 - 5: 如果复位是由于欠压引起的, 则 bit 0 = 0。所有其他复位将导致 bit 0 = u。
 - 6: 模拟通道读为 0, 但数据锁存值未知。
 - 7: 模拟通道读为 0, 但数据锁存值不变。

PIC16F785/HV785

表 15-5: 特殊寄存器的初始状态

状态	程序计数器	STATUS 寄存器	PCON 寄存器
上电复位	000h	0001 1xxx	---1 --0x
正常工作期间的 $\overline{\text{MCLR}}$ 复位	000h	000u uuuu	---u --uu
休眠期间的 $\overline{\text{MCLR}}$ 复位	000h	0001 0uuu	---u --uu
WDT 复位	000h	0000 uuuu	---u --uu
WDT 唤醒	PC + 1	uuu0 0uuu	---u --uu
欠压复位	000h	0001 1uuu	---1 --u0
通过中断从休眠状态唤醒	PC + 1 ⁽¹⁾	uuu1 0uuu	---u --uu

图注: u = 不变, x = 未知, - = 未实现位, 读为 0。

注 1: 当器件被中断唤醒且全局允许位 GIE 位置 1 时, 执行 PC+1 后, PC 装入中断向量 (0004h)。

15.3 中断

PIC16F785/HV785 有 11 种中断源：

- 外部中断 RA2/INT
- TMR0 溢出中断
- PORTA 电平变化中断
- 两个比较器中断
- A/D 中断
- Timer1 溢出中断
- Timer2 匹配中断
- EEPROM 数据写中断
- 故障保护时钟监控器中断
- CCP 中断

中断控制寄存器 (INTCON) 和外设中断寄存器 (PIR1) 在各自的标志位中记录各种中断请求。INTCON 寄存器还包括各个中断允许位和全局中断允许位。

全局中断允许位 GIE (INTCON<7>) 在置 1 时允许所有未屏蔽的中断，而在清零时禁止所有中断。可以通过在 INTCON 和 PIE2 寄存器中相应的允许位来禁止各个中断。复位时 GIE 被清零。

执行“从中断返回”指令 RETFIE 退出中断程序并将 GIE 位置 1，从而重新允许未屏蔽的中断。

INTCON 寄存器包含以下中断标志位：

- INT 引脚中断
- PORTA 电平变化中断
- TMR0 溢出中断

外设中断标志位在特殊寄存器 PIR1 中。相应的中断允许位包含在特殊寄存器 PIE1 中。

PIR1 寄存器包含以下中断标志位：

- EEPROM 数据写中断
- A/D 中断
- 两个比较器中断
- Timer1 溢出中断
- Timer2 匹配中断
- 故障保护时钟监控器中断
- CCP 中断

当响应一个中断时：

- 将 GIE 位清零以禁止其他中断
- 将返回地址压入堆栈
- PC 中装入 0004h

对于外部中断事件，例如 INT 引脚或 PORTA 电平变化中断，中断响应延时将会是 3 到 4 个指令周期。确切的延时时间取决于发生中断事件的时间（见图 15-8）。对于单周期或双周期指令，中断响应延时完全相同。进入中断服务程序之后，就可以通过查询中断标志位来确定中断源。在重新允许中断前，必须用软件将中断标志位清零，以避免重复响应该中断。

- | | |
|----------|---|
| 注 | 1: 各中断标志位的置 1 不受相应的中断屏蔽位或 GIE 位状态的影响。 |
| | 2: 当执行一条清零 GIE 位的指令后，任何等待在下一周期执行的中断都将被忽略。当 GIE 位被再次置 1 后，被忽略的中断仍会继续等待处理。 |

关于 Timer1、Timer2、比较器、A/D、数据 EEPROM 或 CCP 模块的更多信息，请参见相应的外设章节。

PIC16F785/HV785

15.3.1 RA2/AN2/T0CKI/INT/C1OUT 中断

RA2/AN2/T0CKI/INT/C1OUT 引脚上的外部中断是边沿触发的；当 INTEDG 位（OPTION_REG<6>）被置 1 时在上升沿触发，而当 INTEDG 位被清零时在下降沿触发。当 RA2/AN2/T0CKI/INT/C1OUT 引脚上出现有效边沿时，INTF 位（INTCON<1>）置 1。可以通过将 INTE 控制位（INTCON<4>）清零来禁止该中断。在重新允许该中断前，必须在中断服务程序中先用软件将 INTF 位清零。如果 INTE 位在进入休眠状态前被置 1，则 RA2/AN2/T0CKI/INT/C1OUT 中断能将处理器从休眠状态唤醒。GIE 位的状态决定处理器在被唤醒后是否会跳转到中断向量（0004h）处执行代码。关于休眠的详细信息，请参见第 15.6 节；关于 RA2/AN2/T0CKI/INT/C1OUT 中断将处理器从休眠状态唤醒的时序，请参见图 15-10。

注： 必须对 ANSEL0（91h）和 ANSEL1（93h）寄存器进行初始化，以将模拟通道配置为数字输入。配置为模拟输入的引脚读为 0。

15.3.2 TMR0 中断

TMR0 寄存器溢出（FFh → 00h）会将 T0IF（INTCON<2>）位置 1。可以通过置 1/ 清零 T0IE（INTCON<5>）位来使能 / 禁止该中断。关于 Timer0 模块的操作，请参见第 5.0 节“Timer0 模块”。

15.3.3 PORTA 中断

PORTA 输入电平的变化会使 RAIF（INTCON<0>）位置 1。可以通过置 1/ 清零 RAIE（INTCON<3>）位来使能 / 禁止该中断。此外，可通过 IOCA 寄存器对该端口的各个引脚进行配置。

注： 当读操作正在执行时发生了 I/O 引脚电平变化（Q2 周期的起始时刻），则 RAIF 中断标志位可能不会被置 1。

图 15-7： 中断逻辑




图 15-8: INT 引脚中断时序




表 15-6: 中断寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	所有其他复位值
0Bh, 8Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	T0IF	INTF	RAIF	0000 0000	0000 0000
0Ch	PIR1	EEIF	ADIF	CCP1IF	C2IF	C1IF	OSFIF	TMR2IF	TMR1IF	0000 0000	0000 0000
8Ch	PIE1	EEIE	ADIE	CCP1IE	C2IE	C1IE	OSFIE	TMR2IE	TMR1IE	0000 0000	0000 0000

图注: x = 未知, u = 不变, - = 未实现, 读为 0, q = 值取决于具体条件。中断模块不使用阴影单元。

PIC16F785/HV785

15.4 中断的现场保护

在中断期间，仅将返回的 PC 值压入堆栈。通常情况下，用户可能希望在中断期间保存关键寄存器（例如，W 寄存器和状态寄存器）。这必须用软件实现。

由于在 PIC16F785/HV785 中，每个存储区的低 16 字节都是公用的（见图 2-2），临时保存寄存器 W_TEMP 和 STATUS_TEMP 都应该放在这里。这 16 个存储单元不需要分区，因此便于现场保护和恢复。与例 15-1 中相同的代码可被用于：

- 保存 W 寄存器
- 保存状态寄存器
- 执行 ISR 代码
- 恢复状态寄存器（和存储区选择位寄存器）
- 恢复 W 寄存器

注： PIC16F785/HV785 通常无需保存 PCLATH。但是，如果要在 ISR 和主程序中使用计算 GOTO，就必须在 ISR 中保存和恢复 PCLATH。

例 15-1: 将状态寄存器和 W 寄存器保存在 RAM 中

```
MOVWF  W_TEMP          ;Copy W to TEMP register
SWAPF  STATUS,W        ;Swap status to be saved into W (swap does not affect status)
CLRF   STATUS           ;bank 0, regardless of current bank, Clears IRP,RP1,RP0
MOVWF  STATUS_TEMP     ;Save status to bank zero STATUS_TEMP register
:
:(ISR)                  ;Insert user code here
:
SWAPF  STATUS_TEMP,W   ;Swap STATUS_TEMP register into W
                        ;(sets bank to original state)
MOVWF  STATUS           ;Move W into Status register
SWAPF  W_TEMP,F        ;Swap W_TEMP
SWAPF  W_TEMP,W        ;Swap W_TEMP into W
```

15.5 看门狗定时器（WDT）

PIC16F785/HV785 的 WDT 从早期的 PIC16FXXX 器件修改而来。新的 WDT 在代码和功能上与原来的 PIC16FXXX 的 WDT 模块相兼容，并在 WDT 中添加了 16 位的振荡器。这就允许用户同时测量 WDT 和 TMR0 的值。另外，WDT 超时值可被扩展到 268 秒。在表 15-7 中说明的特定条件下，WDT 会被清零。

15.5.1 WDT 振荡器

WDT 以 31 kHz LFINTOSC 振荡器作为其工作的时基。LTS 位并不反映 LFINTOSC 是否使能（OSCON<1>）。

任何复位后 WDTCON 的值都为“---0 1000”。将产生 16 ms 的标称时基，和早期 PIC16FXXX 版本的单片机生成的时基兼容。

注： 当振荡器起振定时器（OST）被启动时，WDT 保持复位状态，因为 OST 使用 WDT 纹波计数器来执行振荡器延计时数。OST 计数到期后，WDT 将开始计数（如果使能）。

在 INTRC 和用于选择 WDT 路径的多路复用器之间的路径上添加了一个新的预分频器。这是一个 16 位的预分频器，可以对其编程，将 INTRC 进行 128 到 65536 的分频，假设 WDT 时基标称范围为 1 ms 到 268s。

15.5.2 WDT 控制

WDTE 位位于配置字中。当其置 1 时，WDT 被使能并持续运行。

如果将配置字寄存器中的 WDTE 位置 1，则 SWDTEN 位（WDTCON<0>）无效。如果 WDTE 清零，便可以使用 SWDTEN 位使能和禁止 WDT。将该位置 1 将使能 WDT，清零则禁止 WDT。

PSA 和 PS<2:0> 位（OPTION_REG）和 PIC16FXXX 单片机系列的早期产品功能相同。更多信息，请参见第 5.0 节“Timer0 模块”。

图 15-9： 看门狗定时器框图




表 15-7： WDT 状态

条件	WDT
WDTE = 0	清零
CLRWDT 指令	
检测到振荡器故障	
退出休眠 + 系统时钟 = T1OSC、EXTRC、INTRC 或 EXTCLK	
退出休眠 + 系统时钟 = XT、HS 或 LP	清零直到 OST 结束

PIC16F785/HV785

寄存器 15-2: WDTCON: 看门狗定时器控制寄存器 (地址: 18h)

U-0	U-0	U-0	R/W-0	R/W-1	R/W-0	R/W-0	R/W-0
—	—	—	WDTPS3	WDTPS2	WDTPS1	WDTPS0	SWDTEN ⁽¹⁾
bit 7							
							bit 0

bit 7-5 未实现: 读为 0

bit 4-1 **WDTPS<3:0>**: 看门狗定时器周期选择位

位值 = 预分频比

0000 = 1:32

0001 = 1:64

0010 = 1:128

0011 = 1:256

0100 = 1:512 (复位值)

0101 = 1:1024

0110 = 1:2048

0111 = 1:4096

1000 = 1:8192

1001 = 1:16384

1010 = 1:32768

1011 = 1:65536

1100 = 保留

1101 = 保留

1110 = 保留

1111 = 保留

bit 0 **SWDTEN**: 软件使能或禁止看门狗定时器位 ⁽¹⁾

1 = WDT 开启

0 = WDT 关闭 (复位值)

注 1: 如果 WDTE 配置位 = 1, 则 WDT 始终被使能, 而与该控制位的状态无关。如果 WDTE 配置位 = 0, 则可以使用该控制位开启 / 关闭 WDT。

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

- n = POR 值

1 = 置 1

0 = 清零

x = 未知

表 15-8: 看门狗定时器寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOR 时的值	所有其他复位值
03h, 103h 83h, 183h	STATUS	IRP	RP1	RPO	$\overline{TO}$	$\overline{PD}$	Z	DC	C	0001 1xxx	000q quuu
18h	WDTCON	—	—	—	WDTPS3	WDTPS2	WDTPS1	WDTPS0	SWDTEN	---0 1000	---0 1000
81h/ 181h	OPTION_REG	$\overline{RAPU}$	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
2007h ⁽¹⁾	CONFIG	$\overline{CPD}$	$\overline{CP}$	MCLRE	$\overline{PWRTE}$	WDTE	FOSC2	FOSC1	FOSC0	uuuu uuuu	uuuu uuuu

图注: 看门狗定时器不使用阴影单元。

注 1: 关于所有配置字位的操作, 请参见寄存器 15-1。

15.6 掉电模式（休眠）

通过执行 SLEEP 指令可进入掉电模式。

如果使能看门狗定时器：

- WDT 将被清零并保持运行。
- 状态寄存器中的 $\overline{PD}$ 位被清零。
- $\overline{TO}$ 位被置 1。
- 关闭振荡器驱动器。
- I/O 端口保持执行 SLEEP 指令之前的状态（驱动为高电平、低电平或高阻状态）。

为使这种模式下的电流消耗降至最低，所有 I/O 引脚都应保持为 VDD 或 VSS，以确保没有外部电路从 I/O 引脚消耗电流，同时应禁止所有未使用的外设模块。为了避免输入引脚悬空而引入开关电流，应在外部将高阻输入的数字 I/O 引脚拉为高电平或低电平。为使电流消耗降至最低，T0CKI 输入也应保持为 VDD 或 VSS。还应考虑 PORTA 片上上拉的影响。

MCLR 引脚必须处于逻辑高电平。

注： 应该注意到 WDT 超时导致的复位并不会将 MCLR 引脚驱动为低电平。

15.6.1 从休眠状态唤醒

可以通过以下任一事件将器件从休眠状态唤醒：

1. MCLR 引脚上的外部复位输入
2. 看门狗定时器唤醒（如果 WDT 使能）
3. RA2/AN2/T0CKI/INT/C1OUT 引脚中断、PORTA 电平变化中断或外设中断。

第一种事件会导致器件复位。后两种事件被认为是程序执行的继续。状态寄存器中的 $\overline{TO}$ 和 $\overline{PD}$ 位用于确定器件复位的原因。 $\overline{PD}$ 位在上电时被置 1，而在执行 SLEEP 指令时被清零。 $\overline{TO}$ 位在发生 WDT 唤醒时被清零。

下列外设中断可以将器件从休眠状态唤醒：

- TMR1 中断。Timer1 必须用作异步计数器。
- CCP 捕捉模式中断
- A/D 转换（当 A/D 时钟源为 RC 时）
- EEPROM 写操作完成
- 比较器输出状态变化
- 电平变化中断
- 来自 INT 引脚的外部中断

由于在休眠期间没有片上时钟处于工作状态，因此其他外设不能产生中断。

当执行 SLEEP 指令时，下一条指令（PC + 1）将预先取出。如果希望通过中断事件唤醒器件，则必须将相应的中断允许位（适当情况下和 PEIE 位）置 1（允许）。唤醒与 GIE 位的状态无关。如果 GIE 位被清零（禁止），器件将继续执行 SLEEP 指令之后的指令。如果 GIE 位被置 1（允许），器件执行 SLEEP 指令之后的指令，然后跳转到中断地址（0004h）处执行代码。如果不希望执行 SLEEP 指令之后的指令，用户应该在 SLEEP 指令后面放置一条 NOP 指令。

注： 如果禁止了全局中断（GIE 被清零），但有任何一中断源将其中断允许位以及相应的中断标志位（在适当情况下还包含 PEIE 位）置 1，器件将立即从休眠状态唤醒。SLEEP 指令执行完成。

器件从休眠状态唤醒时，WDT 都将被清零，而与唤醒原因无关。

15.6.2 使用中断唤醒


当禁止全局中断，即 INTCON 寄存器的 GIE 位清零时，并且有任何一中断源将其中断允许位和中断标志位置 1，将会发生下列事件之一：

- 如果在执行 SLEEP 指令之前产生了中断，那么 SLEEP 指令将被当作一条 NOP 指令执行。因此，WDT 及其预分频器和后分频器（如果使能）将不会被清零，并且 $\overline{TO}$ 位将不会被置 1，同时 $\overline{PD}$ 位也不会被清零。
- 如果在执行 SLEEP 指令期间或之后产生了中断，那么器件将被立即从休眠状态唤醒。SLEEP 指令将在唤醒之前执行完毕。因此，WDT 及其预分频器和后分频器（如果使能）将被清零，并且 $\overline{TO}$ 位将被置 1，同时 $\overline{PD}$ 位也将被清零。

即使在执行 SLEEP 指令之前，检查到标志位为 0，它也可能在 SLEEP 指令执行完毕之前被置 1。要确定是否执行了 SLEEP 指令，可测试 $\overline{PD}$ 位。如果 $\overline{PD}$ 位置 1，则说明 SLEEP 指令被当作一条 NOP 指令执行了。

当全局中断被禁止时，为确保将 WDT 清零，在执行 SLEEP 指令之前必须先执行一条 CLRWDT 指令。

图 15-10: 通过中断将器件从休眠状态唤醒⁽¹⁾



15.7 代码保护

如果代码保护位未编程, 在校验时可以使用 ICSP™ 读出片上程序存储器。

注: 如果代码保护功能被关闭, 执行批量擦除时将擦除整个数据 EEPROM 和闪存程序存储器的内容。更多信息, 请参见“PIC16F785/HV785 Memory Programming Specification” (DS41237)。

15.8 ID 地址单元

有 4 个存储器单元 (2000h - 2003h) 被指定为 ID 地址单元, 供用户存储校验和或其他代码标识号。在正常执行过程中不能访问这些单元, 但可在编程 / 校验模式下对它们进行读写。只使用了 ID 地址单元的低 7 位。

15.9 在线串行编程 (ICSP™)

可在最终应用电路中对 PIC16F785/HV785 单片机进行串行编程。编程可以简单地通过以下五根线完成:

- 时钟线
- 数据线
- 电源线
- 接地线
- 编程电压线


这允许用户使用未编程器件制造电路板, 而在产品交付前才对单片机进行编程。这样还使最新固件或定制固件得以编程到器件中。

通过将 RA0 和 RA1 引脚保持为低电平, 并同时将 MCLR (VPP) 引脚电平从 V_{IL} 上升到 V_{IH} , 可将器件置于编程 / 校验模式。更多信息, 请参见“PIC16F785/HV785 Memory Programming Specification” (DS41237)。RA0 变成编程数据引脚, 而 RA1 变成编程时钟引脚。在此模式下, RA0 和 RA1 均为施密特触发器输入引脚。

复位后, 为将器件置于编程 / 校验模式, 程序计数器 (PC) 指向地址单元 00h。然后向器件发送一条 6 位命令。根据具体命令是执行装载还是读取操作, 可向器件提供一个 14 位的程序数据或是从器件取一个 14 位的程序数据。关于串行编程的完整细节, 请参见“PIC16F785/HV785 Memory Programming Specification” (DS41237)。


图 15-11 给出了典型的在线串行编程连接图。

图 15-11: 典型的在线串行编程连接图



更多信息，请参见《MPLAB® ICD 2 在线调试器用户指南》（DS51331A_CN），该文档可从 Microchip 网站（www.microchip.com）下载。

图 15-12: 28 引脚 ICD 引脚排列



15.10 在线调试器

- 在线调试需要时钟、数据 and $\overline{\text{MCLR}}$ 引脚。采用了一枚特殊的 28 引脚 PIC16FXXX-ICD 器件与 MPLAB® ICD 2 配合使用，提供单独的时钟、数据和 $\overline{\text{MCLR}}$ 引脚，因此器件中的引脚不会被这些功能占用，让所有 18 个 PIC16F785/HV785 的 I/O 引脚供用户在调试操作时使用。
- 该特殊的 ICD 器件装在主机的上方，其信号引出到 MPLAB ICD 2 连接器。插头的底部是一个 20 引脚的插座，通过 20 引脚的支架连接器插入用户目标板。
- 当 PIC16FXXX-ICD 器件上的 $\overline{\text{ICD}}$ 引脚保持低电平时，在线调试功能使能。该功能允许在与 MPLAB ICD 2 一起使用时进行简单调试。当单片机使能该功能时，某些资源无法用于一般用途。表 15-9 给出了后台调试器使用的特性：

表 15-9: 调试器资源

资源	说明
I/O 引脚	ICDCLK 和 ICDDATA
堆栈	1 层
数据 RAM	65h-70h 和 F0h
程序存储器	地址 0h 必须为 NOP 700h-7FFh


16.0 稳压器

PIC16HV785 含有一个永久的内部 5 伏（标称值）并联稳压器，与 VDD 引脚并联。这使系统在由未经稳压的电源供电时，无需另行使用外部稳压器。所有直接连接到 VDD 引脚的外部器件均共用稳压电源电压，并为总 VDD 供电电流（I_{LOAD}）作出贡献。

16.1 稳压器工作原理

稳压器工作时在 VDD 引脚保持一个恒定的电压，这是通过对 VDD 电源负载和未经稳压的电源电压的变化作出调整而完成的。稳压器的作用就如同一个经完全补偿的稳压二极管（见图 16-1）。

图 16-1: 稳压器



在未经稳压的电源端 V_{UNREG} 和 V_{DD} 引脚之间接有一个外部限流电阻 R_{SER}，该电阻两端的压降等于 V_{UNREG} 与 V_{DD} 之间的电压差。R_{SER} 必须介于 R_{MAX} 与 R_{MIN} 之间，如公式 16-1 的定义。

公式 16-1: R_{SER} 限流电阻

$$R_{MAX} = \frac{(V_{UMIN} - V_{DD}) \cdot 1000}{1.05 \cdot (4 \text{ mA} + I_{LOAD})}$$

$$R_{MIN} = \frac{(V_{UMIN} - V_{DD}) \cdot 1000}{0.95 \cdot (50 \text{ mA})}$$

其中：

R_{MAX} = R_{SER} 的最大值（欧姆）

R_{MIN} = R_{SER} 的最小值（欧姆）

V_{UMIN} = V_{UNREG} 的最小值

V_{UMAX} = V_{UNREG} 的最大值

V_{DD} = 稳定电压（标称值 5V）

I_{LOAD} = 期望的最大负载电流，单位 mA，包括 I/O 引脚电流和连接到 V_{DD} 的外部电路的电流。

1.05 = R_{SER} 容差为 +5% 时的补偿系数

0.95 = R_{SER} 容差为 -5% 时的补偿系数

16.2 稳压器注意事项

总 V_{DD} 负载电流的变化范围必须小于 46 mA，这样才能处于稳压器并联电流（shunt current）的动态范围内。如果负载电流上升到期望的最大值以上，稳压器将无法提供所需的电流，从而不再提供稳压并将导致 V_{DD} 下降。

由于稳压器采用带隙电压作为稳压参考电压，VR 参考电压在 PIC16HV785 器件内被永久使能。

17.0 指令集汇总

PIC16F785/HV785 指令集具有高度正交性，由以下三种基本类型的指令组成：

- 字节操作类指令
- 位操作类指令
- 立即数和控制操作类指令

每一条 PIC16 指令字长是 14 位，由说明指令类型的操作码和进一步说明指令具体操作的一个或多个操作数组成。图 17-1 给出了上述各种类型的指令格式，表 17-1 给出了不同操作码字段的说明。

表 17-2 列出了 MPASM™ 汇编器可识别的指令。关于每条指令的完整说明，请参见《PIC® 中档单片机系列参考手册》(DS33023_CN)。

对于字节操作类指令，“f”表示文件寄存器标识符，“d”表示目标寄存器标识符。文件寄存器标识符指定了指令使用的文件寄存器。

目标标识符指定了操作结果的存放位置。如果“d”为 0，操作结果存入 W 寄存器。如果“d”为 1，操作结果存入指令指定的文件寄存器。

对于位操作类指令，“b”表示位段标识符，它可选择受到操作影响的位，而“f”表示该位所处的文件寄存器地址。

对于立即数和控制操作类指令，“k”表示一个 8 位或 11 位的常数或立即数。

每个指令周期由 4 个振荡器周期组成；因此，对于频率为 4 MHz 的振荡器，正常的指令执行时间为 1 μs。除非条件测试为真或指令的结果改变了程序计数器的值，所有的指令在一个指令周期内执行完成。如果条件测试为真或指令的结果改变了程序计数器的值，指令执行需要两个指令周期，在第二个周期内执行一条 NOP 指令。

注： 为了与未来产品向上兼容，请不要使用 OPTION 和 TRIS 指令。

所有指令示例均使用“0xhh”来表示一个十六进制数，其中“h”表示一个十六进制数。

17.1 读—修改—写操作


任何一个将文件寄存器指定为指令的一部分的指令都进行读—修改—写（RMW）操作。读寄存器、修改数据并根据指令或目标标识符“d”存储结果。即使指令写入该寄存器，还是会发生对寄存器的读操作。

例如，CLRF PORTA 指令将读取 PORTA，清除所有数据位，然后把结果写回到 PORTA。这个示例中会得到一个意外结果，即清除将 RAIF 标志位置 1 的条件。

表 17-1： 操作码字段说明

字段	说明
f	寄存器文件地址（0x00 至 0x7F）
w	工作寄存器（累加器）
b	8 位文件寄存器内的位地址
k	立即数、常数或标号
x	无关位（= 0 或 1）。 汇编器将在 x = 0 时生成代码。建议使用这种形式，以便与所有 Microchip 软件工具兼容。
d	目标寄存器选择；d = 0：结果存入 W， d = 1：结果存入文件寄存器 f。 缺省值 d = 1。
PC	程序计数器
T0	超时位
PD	掉电位

图 17-1： 指令的一般格式



PIC16F785/HV785

表 17-2: PIC16F785/HV785 指令集

助记符, 操作数		说明	周期	14 位操作码				影响的 状态位	注释
				MSb		LSb			
针对字节的文件寄存器操作									
ADDWF	f, d	W 与 f 相加	1	00	0111	dfff	ffff	C,DC,Z	1,2
ANDWF	f, d	W 与 f 相与	1	00	0101	dfff	ffff	Z	1,2
CLRF	f	将 f 清零	1	00	0001	lfff	ffff	Z	2
CLRWF	—	将 W 清零	1	00	0001	0xxx	xxxx	Z	
COMF	f, d	求 f 的补码	1	00	1001	dfff	ffff	Z	1,2
DECF	f, d	f 减 1 操作	1	00	0011	dfff	ffff	Z	1,2
DECFSZ	f, d	f 减 1 操作, 若为 0 则跳过	1(2)	00	1011	dfff	ffff		1,2,3
INCF	f, d	f 加 1 操作	1	00	1010	dfff	ffff	Z	1,2
INCFSZ	f, d	f 加 1 操作, 若为 0 则跳过	1(2)	00	1111	dfff	ffff		1,2,3
IORWF	f, d	W 与 f 同或	1	00	0100	dfff	ffff	Z	1,2
MOVF	f, d	传送 f	1	00	1000	dfff	ffff	Z	1,2
MOVWF	f	将 W 送至 f	1	00	0000	lfff	ffff		
NOP	—	空操作	1	00	0000	0xx0	0000		
RLF	f, d	f 寄存器带进位位左循环	1	00	1101	dfff	ffff	C	1,2
RRF	f, d	f 寄存器带进位位右循环	1	00	1100	dfff	ffff	C	1,2
SUBWF	f, d	f 减 W	1	00	0010	dfff	ffff	C,DC,Z	1,2
SWAPF	f, d	f 半字节交换	1	00	1110	dfff	ffff		1,2
XORWF	f, d	W 与 f 异或	1	00	0110	dfff	ffff	Z	1,2
针对位的文件寄存器操作									
BCF	f, b	将 f 位清零	1	01	00bb	bfff	ffff		1,2
BSF	f, b	将 f 位置 1	1	01	01bb	bfff	ffff		1,2
BTFSC	f, b	测试 f 位, 若为 0 则跳过	1 (2)	01	10bb	bfff	ffff		3
BTFSS	f, b	测试 f 位, 若为 1 则跳过	1 (2)	01	11bb	bfff	ffff		3
立即数和控制操作									
ADDLW	k	立即数与 W 相加	1	11	111x	kkkk	kkkk	C,DC,Z	
ANDLW	k	立即数与 W 相与	1	11	1001	kkkk	kkkk	Z	
CALL	k	调用子程序	2	10	0kkk	kkkk	kkkk		
CLRWDI	—	清零看门狗定时器	1	00	0000	0110	0100	$\overline{\text{TO}}$, $\overline{\text{PD}}$	
GOTO	k	转移	2	10	1kkk	kkkk	kkkk		
IORLW	k	立即数与 W 同或	1	11	1000	kkkk	kkkk	Z	
MOVLW	k	立即数移至 W	1	11	00xx	kkkk	kkkk		
RETFIE	—	中断返回	2	00	0000	0000	1001		
RETLW	k	立即数送到 W 中返回	2	11	01xx	kkkk	kkkk		
RETURN	—	从子程序返回	2	00	0000	0000	1000		
SLEEP	—	进入待机模式	1	00	0000	0110	0011	$\overline{\text{TO}}$, $\overline{\text{PD}}$	
SUBLW	k	立即数减 W	1	11	110x	kkkk	kkkk	C,DC,Z	
XORLW	k	立即数与 W 异或	1	11	1010	kkkk	kkkk	Z	

- 注 1: 当 I/O 寄存器作为其自身的函数被修改时 (例如, MOVF PORTA, 1), 所使用的值是引脚的当前值。例如, 如果在配置为输入的引脚上, 数据锁存值为 1, 并被外部器件驱动为低电平, 那么被写回的数据值将为 0。
- 2: 如果指令在 TMR0 寄存器上执行 (且适当时 d = 1), 分配给 Timer0 模块的预分频器将被清零。
- 3: 如果程序计数器 (PC) 被修改或条件测试为真, 则指令的执行需要两个周期。第二个周期执行一条 NOP 指令。

注: 关于中档指令集的更多信息, 请参见《PIC® 中档单片机系列参考手册》(DS33023_CN)。

17.2 指令说明

ADDLW 立即数与 W 相加

语法: [标号] ADDLW k
操作数: $0 \leq k \leq 255$
操作: $(W) + k \rightarrow (W)$
影响的状态位: C, DC, Z
说明: 将 W 寄存器的内容与 8 位立即数 k 相加, 结果存入 W 寄存器。

ANDWF W 与 f 相与

语法: [标号] ANDWF f,d
操作数: $0 \leq f \leq 127$
 $d \in [0,1]$
操作: $(W) .AND. (f) \rightarrow (\text{目标寄存器})$
影响的状态位: Z
说明: 将 W 寄存器与 f 寄存器的内容相与。如果 d 为 0, 结果存入 W 寄存器。如果 d 为 1, 结果存回 f 寄存器。

ADDWF W 与 f 相加

语法: [标号] ADDWF f,d
操作数: $0 \leq f \leq 127$
 $d \in [0,1]$
操作: $(W) + (f) \rightarrow (\text{目标寄存器})$
影响的状态位: C, DC, Z
说明: 将 W 寄存器与 f 寄存器的内容相加。如果 d 为 0, 结果存入 W 寄存器。如果 d 为 1, 结果存回 f 寄存器。

BCF 将 f 位清零

语法: [标号] BCF f,b
操作数: $0 \leq f \leq 127$
 $0 \leq b \leq 7$
操作: $0 \rightarrow (f)$
影响的状态位: 无
说明: f 寄存器的第 b 位被清零。

ANDLW 立即数与 W 相与

语法: [标号] ANDLW k
操作数: $0 \leq k \leq 255$
操作: $(W) .AND. (k) \rightarrow (W)$
影响的状态位: Z
说明: 将 W 寄存器中的内容与 8 位立即数 k 相与。结果存入 W 寄存器。

BSF 将 f 位置 1

语法: [标号] BSF f,b
操作数: $0 \leq f \leq 127$
 $0 \leq b \leq 7$
操作: $1 \rightarrow (f)$
影响的状态位: 无
说明: f 寄存器的第 b 位被置 1。

PIC16F785/HV785

BTFSC	测试 f 位，若为 0 则跳过
语法：	[标号] BTFSC f,b
操作数：	$0 \leq f \leq 127$ $0 \leq b \leq 7$
操作：	如果 $(f < b) = 0$ ，则跳过
影响的状态位：	无
说明：	如果 f 寄存器的第 b 位为 1，则执行下一条指令。 如果 f 寄存器的第 b 位为 0，则放弃下一条指令，代之执行一条 NOP 指令，使之成为一条双周期指令。

BTFSS	测试 f 位，若为 1 则跳过
语法：	[标号] BTFSS f,b
操作数：	$0 \leq f \leq 127$ $0 \leq b < 7$
操作：	如果 $(f < b) = 1$ ，则跳过
影响的状态位：	无
说明：	如果 f 寄存器的第 b 位为 0，则执行下一条指令。 如果 f 寄存器的第 b 位为 1，则放弃下一条指令，代之执行一条 NOP 指令，使之成为一条双周期指令。

CALL	调用子程序
语法：	[标号] CALL k
操作数：	$0 \leq k \leq 2047$
操作：	$(PC)+1 \rightarrow TOS$, $k \rightarrow PC<10:0>$, $(PCLATH<4:3>) \rightarrow PC<12:11>$
影响的状态位：	无
说明：	调用子程序。首先，返回的地址值 $(PC+1)$ 被压入堆栈。11 位直接寻址值被载入 PC 的 $<10:0>$ 位。PC 的高位值从 PCLATH 载入。CALL 是一条双周期指令。

CLRF	将 f 清零
语法：	[标号] CLRF f
操作数：	$0 \leq f \leq 127$
操作：	$00h \rightarrow (f)$ $1 \rightarrow Z$
影响的状态位：	Z
说明：	f 寄存器的内容被清零，并且 Z 位被置 1。

CLRW	将 W 清零
语法：	[标号] CLRW
操作数：	无
操作：	$00h \rightarrow (W)$ $1 \rightarrow Z$
影响的状态位：	Z
说明：	W 寄存器清零。零标志位 (Z) 被置 1。

CLRWD	清零看门狗定时器
语法：	[标号] CLRWD
操作数：	无
操作：	$00h \rightarrow WDT$ $0 \rightarrow WDT$ 预分频器， $1 \rightarrow \overline{TO}$ $1 \rightarrow \overline{PD}$
影响的状态位：	$\overline{TO}$, $\overline{PD}$
说明：	CLRWD 指令将看门狗定时器复位，同时将 WDT 的预分频器复位。 状态位 $\overline{TO}$ 和 $\overline{PD}$ 都被置 1。

COMF	求 f 的补码
语法:	[标号] COMF f,d
操作数:	$0 \leq f \leq 127$ $d \in [0,1]$
操作:	$(\bar{f}) \rightarrow (\text{目标寄存器})$
影响的状态位:	Z
说明:	对 f 寄存器的内容求补。如果 d 为 0, 结果存入 W 寄存器。如果 d 为 1, 结果存回 f 寄存器。

GOTO	无条件转移
语法:	[标号] GOTO k
操作数:	$0 \leq k \leq 2047$
操作:	$k \rightarrow PC<10:0>$ $PCLATH<4:3> \rightarrow PC<12:11>$
影响的状态位:	无
说明:	GOTO 是一条无条件转移指令。11 位立即值被载入 PC 的 <10:0> 位。PC 的高位从 PCLATH<4:3> 载入。GOTO 是一条双周期指令。

DECF	f 减 1 操作
语法:	[标号] DECF f,d
操作数:	$0 \leq f \leq 127$ $d \in [0,1]$
操作:	$(f) - 1 \rightarrow (\text{目标寄存器})$
影响的状态位:	Z
说明:	对 f 寄存器的内容进行减 1 操作。如果 d 为 0, 结果存入 W 寄存器。如果 d 为 1, 结果存回 f 寄存器。

INCF	f 加 1 操作
语法:	[标号] INCF f,d
操作数:	$0 \leq f \leq 127$ $d \in [0,1]$
操作:	$(f) + 1 \rightarrow (\text{目标寄存器})$
影响的状态位:	Z
说明:	对 f 寄存器的内容进行加 1 操作。如果 d 为 0, 结果存入 W 寄存器。如果 d 为 1, 结果存回 f 寄存器。

DECFSZ	f 减 1 操作, 若为 0 则跳过
语法:	[标号] DECFSZ f,d
操作数:	$0 \leq f \leq 127$ $d \in [0,1]$
操作:	$(f) - 1 \rightarrow (\text{目标寄存器})$ 如果结果 = 0 则跳过
影响的状态位:	无
说明:	对 f 寄存器的内容进行减 1 操作。如果 d 为 0, 结果存入 W 寄存器。如果 d 为 1, 结果存回 f 寄存器。如果结果为 1, 执行下一条指令。如果结果为 0, 代之执行一条 NOP 指令, 使之成为一条双周期指令。

INCFSZ	f 加 1 操作, 若为 0 则跳过
语法:	[标号] INCFSZ f,d
操作数:	$0 \leq f \leq 127$ $d \in [0,1]$
操作:	$(f) + 1 \rightarrow (\text{目标寄存器})$ 如果结果 = 0 则跳过
影响的状态位:	无
说明:	对 f 寄存器的内容进行加 1 操作。如果 d 为 0, 结果存入 W 寄存器。如果 d 为 1, 结果存回 f 寄存器。如果结果为 1, 执行下一条指令。如果结果为 0, 代之执行一条 NOP 指令, 使之成为一条双周期指令。

PIC16F785/HV785

IORLW 立即数与 W 同或

语法: [标号] IORLW k
操作数: $0 \leq k \leq 255$
操作: (W) .OR. k $\rightarrow$ (W)
影响的状态位: Z
说明: W 寄存器的内容与 8 位立即数 k 进行同或运算。结果存入 W 寄存器。

IORWF W 与 f 同或

语法: [标号] IORWF f,d
操作数: $0 \leq f \leq 127$
 $d \in [0,1]$
操作: (W) .OR. (f) $\rightarrow$ (目标寄存器)
影响的状态位: Z
说明: W 寄存器与 f 寄存器的内容进行同或运算。如果 d 为 0, 结果存入 W 寄存器。如果 d 为 1, 结果存入 f 寄存器。

MOVF 传送 f

语法: [标号] MOVF f,d
操作数: $0 \leq f \leq 127$
 $d \in [0,1]$
操作: (f) $\rightarrow$ (目标寄存器)
影响的状态位: Z
编码:

00	1000	dfff	ffff
----	------	------	------

说明: 根据 d 的状态, f 寄存器的内容被传送到目标寄存器。如果 d = 0, 目标寄存器为 W 寄存器。如果 d = 1, 目标寄存器为文件寄存器 f 本身。由于状态标志位 Z 要受影响, 可用 d = 1 对文件寄存器进行检测。

MOVLW 立即数移至 W

语法: [标号] MOVLW k
操作数: $0 \leq k \leq 255$
操作: k $\rightarrow$ (W)
影响的状态位: 无
编码:

11	00xx	kkkk	kkkk
----	------	------	------

说明: 将 8 位立即数 k 载入 W 寄存器。其余无关位均为 0。

MOVWF 将 W 送至 f

语法: [标号] MOVWF f
操作数: $0 \leq f \leq 127$
操作: (W) $\rightarrow$ (f)
影响的状态位: 无
编码:

00	0000	1fff	ffff
----	------	------	------

说明: 将 W 寄存器的数据送入 f 寄存器。

NOP 空操作

语法: [标号] NOP
操作数: 无
操作: 空操作
影响的状态位: 无
编码:

00	0000	0xx0	0000
----	------	------	------

说明: 空操作。

RETFIE 中断返回

语法:	[标号] RETFIE				
操作数:	无				
操作:	TOS → PC, 1 → GIE				
影响的状态位:	无				
编码:	<table><tr><td>00</td><td>0000</td><td>0000</td><td>1001</td></tr></table>	00	0000	0000	1001
00	0000	0000	1001		
说明:	从中断返回。进行出栈操作, 栈顶 (TOS) 载入 PC。通过设置全局中断允许位 GIE (INTCON<7>) 允许中断。这是一条双周期指令。				

RETLW 立即数送到 W 中返回


语法:	[标号] RETLW k				
操作数:	$0 \leq k \leq 255$				
操作:	$k \rightarrow (W);$ $TOS \rightarrow PC$				
影响的状态位:	无				
编码:	<table><tr><td>11</td><td>01xx</td><td>kkkk</td><td>kkkk</td></tr></table>	11	01xx	kkkk	kkkk
11	01xx	kkkk	kkkk		
说明:	W 寄存器载入 8 位立即数 k。堆栈的栈顶地址（返回地址）载入程序计数器。这是一条双周期指令。				

RETURN 从子程序返回

语法:	[标号] RETURN
操作数:	无
操作:	TOS → PC
影响的状态位:	无
说明:	从子程序返回。进行出栈操作, 栈顶 (TOS) 载入程序计数器。这是一条双周期指令。


RLF f 寄存器带进位位左循环

语法:	[标号] RLF f,d				
操作数:	$0 \leq f \leq 127$ $d \in [0,1]$				
操作:	参见如下说明				
影响的状态位:	C				
编码:	<table border="1"><tr><td>00</td><td>1101</td><td>dfff</td><td>ffff</td></tr></table>	00	1101	dfff	ffff
00	1101	dfff	ffff		
说明:	f 寄存器的内容带进位标志位向左循环一位。如果 d 为 0 , 结果存入 W 寄存器。如果 d 为 1 , 结果存回 f 寄存器。				



RRF f 寄存器带进位位右循环

语法:	[标号] RRF f,d				
操作数:	$0 \leq f \leq 127$ $d \in [0,1]$				
操作:	参见如下说明				
影响的状态位:	C				
编码:	<table><tr><td>00</td><td>1100</td><td>dfff</td><td>ffff</td></tr></table>	00	1100	dfff	ffff
00	1100	dfff	ffff		
说明:	f 寄存器的内容带进位标志位向右循环一位。如果 d 为 0，结果存入 W 寄存器。如果 d 为 1，结果存回 f 寄存器。				



SLEEP 进入待机模式

语法:	[标号] SLEEP				
操作数:	无				
操作:	00h → WDT, 0 → <u>WDT</u> 预分频器, 1 → <u>TO</u> , 0 → <u>PD</u>				
影响的状态位:	<u>TO</u> , <u>PD</u>				
编码:	<table border="1"><tr><td>00</td><td>0000</td><td>0110</td><td>0011</td></tr></table>	00	0000	0110	0011
00	0000	0110	0011		
说明:	掉电状态位 <u>PD</u> 被清零。超时状态位 <u>TO</u> 被置 1。看门狗定时器及其预分频器被清零。振荡器停止工作, 处理器进入休眠模式。				

PIC16F785/HV785

SUBLW	立即数减 W				
语法:	[标号] SUBLW k				
操作数:	$0 \leq k \leq 255$				
操作:	$k - (W) \rightarrow (W)$				
影响的状态位:	C, DC, Z				
编码:	<table><tr><td>11</td><td>110x</td><td>kkkk</td><td>kkkk</td></tr></table>	11	110x	kkkk	kkkk
11	110x	kkkk	kkkk		
说明:	8 位立即数 k 减去 W 寄存器的内容（二进制补码）。结果存入 W 寄存器。 C = 1, 结果为正或零 C = 0, 结果为负				

SUBWF	f 减 W				
语法:	[标号] SUBWF f,d				
操作数:	$0 \leq f \leq 127$ $d \in [0,1]$				
操作:	$(f) - (W) \rightarrow (\text{dest})$				
影响的状态位:	C, DC, Z				
编码:	<table><tr><td>00</td><td>0010</td><td>dfff</td><td>ffff</td></tr></table>	00	0010	dfff	ffff
00	0010	dfff	ffff		
说明:	f 寄存器内容减去 W 寄存器（二进制补码）。如果 d 为 0，结果存入 W 寄存器。如果 d 为 1，结果存回 f 寄存器。 C = 1，结果为正或零 C = 0，结果为负				

SWAPF	f 半字节交换				
语法:	[标号] SWAPF f,d				
操作数:	$0 \leq f \leq 127$ $d \in [0,1]$				
操作:	(f<3:0>) → (目标寄存器 <7:4>), (f<7:4>) → (目标寄存器 <3:0>)				
影响的状态位:	无				
编码:	<table><tr><td>00</td><td>1110</td><td>dfff</td><td>ffff</td></tr></table>	00	1110	dfff	ffff
00	1110	dfff	ffff		
说明:	f 寄存器的高半字节和低半字节相互交换。如果 d 为 0, 结果存入 W 寄存器。如果 d 为 1, 结果存回 f 寄存器。				

TRIS		加载 TRIS 寄存器			
语法:	[标号] TRIS f				
操作数:	$5 \leq f \leq 6$				
操作:	(W) → TRIS 寄存器 f				
影响的状态位:	无				
编码:	00	0000	0110	0fff	
说明:	该指令用来支持与 PIC16C5X 产品的代码相兼容。由于 TRIS 寄存器是可读写的，所以用户可以 直接访问它们。				
字:	1				
周期:	1				
示例					
为维持与未来 PIC® 产品的向上兼容性，请不要使用该指令。					

XORLW	立即数与 W 异或				
语法:	[标号] XORLW k				
操作数:	$0 \leq k \leq 255$				
操作:	(W) .XOR. k $\rightarrow$ (W)				
影响的状态位:	Z				
编码:	<table><tr><td>11</td><td>1010</td><td>kkkk</td><td>kkkk</td></tr></table>	11	1010	kkkk	kkkk
11	1010	kkkk	kkkk		
说明:	W 寄存器的内容与 8 位立即数 k 进行异或运算。结果存入 W 寄存器。				

XORWF W 与 f 异或

语法: [标号] XORWF f,d

操作数: $0 \leq f \leq 127$
 $d \in [0,1]$

操作: (W) .XOR. (f) →(目标寄存器)

影响的状态位: Z

编码:

00	0110	dfff	ffff
----	------	------	------

说明: W 寄存器与 f 寄存器的内容进行
 异或运算。如果 d 为 0，结果存
 入 W 寄存器。如果 d 为 1，结果
 存回 f 寄存器。

PIC16F785/HV785

注:

18.0 开发支持

一系列硬件及软件开发工具对 PIC® 单片机提供支持：

- 集成开发环境
 - MPLAB® IDE 软件
- 汇编器 / 编译器 / 链接器
 - MPASM™ 汇编器
 - MPLAB C18 和 MPLAB C30 C 编译器
 - MPLINK™ 目标链接器 / MPLIB™ 目标库管理器
 - MPLAB ASM30 汇编器 / 链接器 / 库
- 模拟器
 - MPLAB SIM 软件模拟器
- 仿真器
 - MPLAB ICE 2000 在线仿真器
 - MPLAB ICE 4000 在线仿真器
- 在线调试器
 - MPLAB ICD 2
- 器件编程器
 - PICSTART® Plus 开发编程器
 - MPLAB PM3 器件编程器
 - PICKit™ 2 开发编程器
- 低成本演示和开发板及评估工具包

18.1 MPLAB 集成开发环境软件

MPLAB IDE 软件为 8/16 位单片机市场提供了前所未有的易于使用的软件开发平台。MPLAB IDE 是基于 Windows® 操作系统的应用软件，包括：

- 一个包含所有调试工具的图形界面
 - 模拟器
 - 编程器（单独销售）
 - 仿真器（单独销售）
 - 在线调试器（单独销售）
- 具有彩色上下文代码显示的全功能编辑器
- 多项目管理器
- 内容可直接编辑的可定制式数据窗口
- 高级源代码调试
- 可视化器件初始化程序，便于进行寄存器的初始化
- 鼠标停留在变量上进行查看的功能
- 通过拖放把变量从源代码窗口拉到观察窗口
- 丰富的在线帮助
- 集成了可选的第三方工具，如 HI-TECH 软件 C 编译器和 IAR C 编译器

MPLAB IDE 可以让您：

- 编辑源文件（汇编语言或 C 语言）
- 点击一次即可完成汇编（或编译）并将代码下载到 PIC MCU 仿真器和模拟器工具中（自动更新所有项目信息）
- 可使用如下各项进行调试：
 - 源文件（汇编语言或 C 语言）
 - 混合汇编语言和 C 语言
 - 机器码

MPLAB IDE 在单个开发范例中支持使用多种调试工具，包括从成本效益高的模拟器到低成本的在线调试器，再到全功能的仿真器。这样缩短了用户升级到更加灵活而功能更强大的工具时的学习时间。

18.2 MPASM 汇编器

MPASM 汇编器是全功能通用宏汇编器，适用于所有的 PIC MCU。

MPASM 汇编器可生成用于 MPLINK 目标链接器的可重定位目标文件、Intel® 标准 HEX 文件、详细描述存储器使用状况和符号参考的 MAP 文件、包含源代码行及生成机器码的绝对 LST 文件以及用于调试的 COFF 文件。

MPASM 汇编器具有如下特征：

- 集成在 MPLAB IDE 项目中
- 用户定义的宏可简化汇编代码
- 对多用途源文件进行条件汇编
- 允许完全控制汇编过程的指令

18.3 MPLAB C18 和 MPLAB C30 C 编译器

MPLAB C18 和 MPLAB C30 代码开发系统是完全的 ANSI C 编译器，分别适用于 Microchip 的 PIC18 系列单片机及 dsPIC30F、dsPIC33 和 PIC24 系列数字信号控制器。这些编译器可提供其他编译器并不具备的强大的集成功能和出众的代码优化能力，且使用方便。

为便于源代码调试，编译器提供了针对 MPLAB IDE 调试器的优化符号信息。

18.4 MPLINK 目标链接器 / MPLIB 目标库管理器

MPLINK 目标链接器包含了由 MPASM 汇编器、MPLAB C18 C 编译器产生的可重定位目标。通过使用链接器脚本中的指令，它还可链接预编译库中的可重定位目标。

MPLIB 目标库管理器管理预编译代码库文件的创建和修改。当从源文件调用库中的一段子程序时，只有包含此子程序的模块被链接到应用中。这样可使大型库在许多不同应用中被高效地利用。

目标链接器 / 库管理器具有如下特征：

- 高效地连接单个的库而不是许多小文件
- 通过将相关的模块组合在一起增强代码的可维护性
- 只要列出、替换、删除和抽取模块，便可灵活地创建库

18.5 MPLAB ASM30 汇编器、链接器和库管理器

MPLAB ASM30 汇编器为 dsPIC30F 器件提供转换自符号汇编语言的可重定位机器码。MPLAB C30 C 编译器使用该汇编器生成目标文件。汇编器产生可重定位目标文件之后，可将这些目标文件存档，或与其他可重定位目标文件和存档链接以生成可执行文件。该汇编器有如下显著特征：

- 支持整个 dsPIC30F 指令集
- 支持定点数据和浮点数据
- 命令行界面
- 丰富的指令集
- 灵活的宏语言
- MPLAB IDE 兼容性

18.6 MPLAB SIM 软件模拟器

MPLAB SIM 软件模拟器在指令级对 PIC MCU 和 dsPIC® DSC 进行模拟，使得用户可以在 PC 主机的环境下进行代码开发。对于任何给定的指令，用户均可对数据区进行检查或修改，并通过各种触发机制来产生激励。可以将各寄存器的情况记录在文件中，以便进行进一步地运行时分析。跟踪缓冲器和逻辑分析器的显示使模拟器还能记录和跟踪程序的执行、I/O 的动作、大部分的外设及内部寄存器的状况。

MPLAB SIM 软件模拟器完全支持使用 MPLAB C18 和 MPLAB C30 C 编译器以及 MPASM 和 MPLAB ASM30 汇编器的符号调试。该软件模拟器可用于在硬件实验室环境外灵活地开发和调试代码，是一款完美且经济的软件开发工具。

18.7 MPLAB ICE 2000 高性能在线仿真器

MPLAB ICE 2000 在线仿真器旨在为产品开发工程师提供一整套用于 PIC 单片机的设计工具。MPLAB ICE 2000 在线仿真器的软件控制由 MPLAB 集成开发环境平台提供，它允许在单一环境下进行编辑、编译、下载以及源代码调试。

MPLAB ICE 2000 是全功能仿真器系统，它具有增强的跟踪、触发和数据监控功能。处理器模块可插拔，使系统可轻松进行重新配置以适应各种不同处理器的仿真需要。MPLAB ICE 2000 在线仿真器的架构允许对其进行扩展以支持新的 PIC 单片机。

MPLAB ICE 2000 在线仿真器系统设计为一款实时仿真系统，该仿真系统具备通常只有昂贵的开发工具中才有的高级功能。选择 PC 平台和 Microsoft® Windows® 32 位操作系统可使这些功能在一个简单而统一的应用中得到很好的利用。

18.8 MPLAB ICE 4000 高性能在线仿真器

MPLAB ICE 4000 在线仿真器旨在为产品开发工程师提供一整套用于高端 PIC MCU 和 dsPIC DSC 的设计工具。MPLAB ICE 4000 在线仿真器的软件控制由 MPLAB 集成开发环境平台提供，它允许在单一环境下进行编辑、编译、下载以及源代码调试。

MPLAB ICE 4000 是高级的仿真系统，除具备 MPLAB ICE 2000 的所有功能外，它还增加了适用于 dsPIC30F 和 PIC18XXXX 器件的仿真存储容量以及高速性能。该仿真器的先进特性包括复杂触发和定时功能及高达 2 Mb 的仿真存储容量。

MPLAB ICE 4000 在线仿真系统设计为一款实时仿真系统，该仿真系统具备通常只有在更加昂贵的开发工具中才有的高级功能。选择 PC 平台和 Microsoft Windows 32 位操作系统可使这些功能在一个简单而统一的应用程序中得以很好的利用。

18.9 MPLAB ICD 2 在线调试器

Microchip 的在线调试器 MPLAB ICD 2 是一款功能强大而成本低廉的运行时开发工具，通过 RS-232 或高速 USB 接口与 PC 主机相连。该工具基于闪存 PIC MCU，可用于开发本系列及其他 PIC MCU 和 dsPIC DSC。MPLAB ICD 2 使用了闪存器件中内建的在线调试功能。该功能结合 Microchip 的在线串行编程 (In-Circuit Serial Programming™, ICSP™) 协议，可在 MPLAB 集成开发环境的图形用户界面上提供成本效益很高的在线闪存调试。这使设计人员可通过设置断点、单步运行以及对变量、CPU 状态以及外设寄存器进行监视的方法实现源代码的开发和调试。其全速运行特性可对硬件和应用进行实时测试。MPLAB ICD 2 还可用作某些 PIC 器件的开发编程器。

18.10 MPLAB PM3 器件编程器

MPLAB PM3 器件编程器是一款通用的、符合 CE 规范的器件编程器，其可编程电压设置在 VDDMIN 和 VDDMAX 之间时可靠性最高。它有一个用来显示菜单和错误信息的大 LCD 显示器 (128 x 64)，以及一个支持各种封装类型的可拆卸模块化插槽装置。编程器标准配置中带有一根 ICSP™ 电缆。在单机模式下，MPLAB PM3 器件编程器不必与 PC 相连即可对 PIC 器件进行读取、验证和编程。在该模式下它还可设置代码保护。MPLAB PM3 通过 RS-232 或 USB 电缆连接到 PC 主机上。MPLAB PM3 具备高速通信能力以及优化算法，可对存储器很大的器件进行快速编程，它还采用 SD/MMC 卡用作文件存储及数据安全应用。

18.11 PICSTART Plus 开发编程器

PICSTART Plus 开发编程器是一款易于使用而成本低廉的原型编程器。它通过 COM (RS-232) 端口与 PC 相连。MPLAB 集成开发环境软件使得该编程器的使用简便、高效。PICSTART Plus 开发编程器支持采用 DIP 封装的大部分 PIC 器件，其引脚数最多可达 40 个。引脚数更多的器件，如 PIC16C92X 和 PIC17C76X，可通过连接一个转接插槽来获得支持。PICSTART Plus 开发编程器符合 CE 规范。

18.12 PICKit 2 开发编程器

PICKit™ 2 开发编程器是一个低成本编程器，通过其易于使用的接口可对众多 Microchip 的低档、中档和 PIC18F 系列闪存单片机进行编程。PICKit 2 入门工具包中包含一个有实验布线区的开发板、十二堂系列课程、软件和 HI-TECH 的 PICC™ Lite C 编译器，有助于用户快速掌握 PIC® 单片机的使用。这一工具包为使用 Microchip 功能强大的中档闪存系列单片机进行编程、评估和应用开发，提供了所需的一切。

18.13 演示、开发和评估板

有许多演示、开发和评估板可用于各种 PIC MCU 和 dsPIC DSC，实现对全功能系统的快速应用开发。大多数的演示、开发和评估板都有实验布线区，供用户添加定制电路；还有应用固件和源代码，用于测试和修改。

这些板支持多种功能部件，包括 LED、温度传感器、开关、扬声器、RS-232 接口、LCD 显示器、电位计和附加 EEPROM 存储器。

演示和开发板可用于教学环境，在实验布线区设计定制电路，从而掌握各种单片机应用。

除了 PICDEM™ 和 dsPICDEM™ 演示 / 开发板系列电路外，Microchip 还有一系列评估工具包和演示软件，适用于模拟滤波器设计、KEELOQ® 数据安全产品 IC、CAN、IrDA®、PowerSmart® 电池管理、SEEEVAL® 评估系统、 Σ - Δ ADC、流速传感器，等等。

有关演示、开发和评估工具包的完整列表，请查阅 Microchip 公司网页 (www.microchip.com) 以及最新的 “*Product Selector Guide* (产品选型指南)” (DS00148)。

19.0 电气规范

绝对极限参数值^(†)

偏置电压下的环境温度	-40°C 至 +125°C
储存温度	-65°C 至 +150°C
V _{DD} 引脚相对于 V _{SS} 的电压	-0.3V 至 +6.5V
MCLR 引脚相对于 V _{SS} 的电压	-0.3V 至 +13.5V
所有其他引脚相对于 V _{SS} 的电压	-0.3V 至 (V _{DD} + 0.3V)
总功耗 ⁽¹⁾ (PDIP 和 SOIC)	800 mW
总功耗 ⁽¹⁾ (SSOP)	600 mW
流出 V _{SS} 引脚的最大电流	300 mA
流入 V _{DD} 引脚的最大电流	250 mA
输入钳位电流, I _{IK} (V _I < 0 或 V _I > V _{DD})	±20 mA
输出钳位电流, I _{OK} (V _O < 0 或 V _O > V _{DD})	±20 mA
任一 I/O 引脚的最大输出灌电流	25 mA
任一 I/O 引脚的最大输出拉电流	25 mA
PORTA、PORTB 和 PORTC 的 (联合) 最大灌电流	200 mA
PORTA、PORTB 和 PORTC 的 (联合) 最大拉电流	200 mA


注 1: 功耗计算公式为: $P_{DIS} = V_{DD} \times \{I_{DD} - \sum I_{OH}\} + \sum \{(V_{DD} - V_{OH}) \times I_{OH}\} + \sum (V_{OL} \times I_{OL})$

† 注意: 如果运行条件超过了上述“绝对极限参数值”, 即可能对器件造成永久性损坏。上述值仅为运行条件的极大值, 我们不建议器件运行在该规范范围以外。器件长时间工作在绝对极限参数条件下, 其稳定性可能受到影响。

注: MCLR 引脚上若出现低于 V_{SS} 的尖峰电压, 感应电流超过 80 mA, 可能导致闭锁。因此, 在 MCLR 引脚上施加低电平时, 应使用一个 50-100Ω 的串联电阻, 而不是将该引脚直接与 V_{SS} 连接。

PIC16F785/HV785

图 19-1: 带有模拟禁止的 PIC16F785/HV785 电压-频率图, $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$ ⁽²⁾



- 注 1: 阴影区域表示允许的电压频率组合。
- 2: 频率表示系统时钟频率。使用 HFINTOSC 时, 系统时钟为后分频后的时钟。
- 3: PIC16HV785 的内部并联稳压器使 V_{DD} 保持在 5.0V (标称值) 或以下。

19.1 直流特性：PIC16F785/HV785-I（工业级），PIC16F785/HV785-E（扩展级）

直流特性			标准运行条件（除非另外说明）				
			工作温度		工业级为 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ 扩展级为 $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$		
参数编号	符号	特性	最小值	典型值†	最大值	单位	条件
D001 D001A D001B D001C D001D	VDD	供电电压 ⁽²⁾	2.0 2.2 2.5 3.0 4.5	— — — — —	5.5 5.5 5.5 5.5 5.5	V V V V V	FOSC ≤ 4 MHz: PIC16F785/HV785, 关闭 A/D PIC16F785, 打开 A/D, 0°C 至 +125°C PIC16F785, 打开 A/D, -40°C 至 +125°C 4 MHz ≤ FOSC ≤ 10 MHz 10 MHz ≤ FOSC ≤ 20 MHz
D002	VDR	RAM 数据保持电压 ⁽¹⁾	1.5*	—	—	V	器件处于休眠模式
D003	VPOR	VDD 电压, 高于此电压时内部 POR 释放	—	1.8	—	V	详见第 15.2.1 节“上电复位”。
D003A	VPARM	VDD 电压, 低于此电压时内部 POR 重新启动	—	1.0	—	V	详见第 15.2.1 节“上电复位”。
D004	SVDD	确保内部上电复位信号的 VDD 上升率	0.05*	—	—	V/ms	详见第 15.2.1 节“上电复位”。
D005	VBOR	欠压复位	—	2.1	—	V	

* 这些参数为特性值, 但未经测试。

† 除非另外说明, 否则“典型值”一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考, 未经测试。

注 1: 这是在不丢失 RAM 数据的前提下, 休眠模式中 VDD 所能降到的最小电压值。

2: PIC16HV785 器件的最大供电电压为 VSHUNT（见表 19-14）。

PIC16F785/HV785

19.2 直流特性：PIC16F785/HV785-I（工业级）(1), (2)

直流 特性		标准运行条件（除非另外说明） 工作温度工业级为 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$					
参数 编号	器件特性	最小值	典型值 †	最大值	单位	条件	
						VDD	注释
D010	供电电流 (IDD)	—	9	TBD	μA	2.0	Fosc = 32 kHz
		—	17	TBD	μA	3.0	LP 振荡器模式
		—	33	TBD	μA	5.0	
D011		—	110	TBD	μA	2.0	Fosc = 1 MHz
		—	190	TBD	μA	3.0	XT 振荡器模式
		—	330	TBD	μA	5.0	
D012		—	220	TBD	μA	2.0	Fosc = 4 MHz
		—	300	TBD	μA	3.0	XT 振荡器模式
		—	540	TBD	μA	5.0	
D013		—	70	TBD	μA	2.0	Fosc = 1 MHz
		—	140	TBD	μA	3.0	EC 振荡器模式
		—	260	TBD	μA	5.0	
D014		—	180	TBD	μA	2.0	Fosc = 4 MHz
		—	320	TBD	μA	3.0	EC 振荡器模式
		—	580	TBD	μA	5.0	
D015		—	9	TBD	μA	2.0	Fosc = 31 kHz
		—	18	TBD	μA	3.0	INTRC 模式
		—	35	TBD	mA	5.0	
D016		—	340	TBD	μA	2.0	Fosc = 4 MHz
		—	500	TBD	μA	3.0	INTOSC 模式
		—	0.8	TBD	mA	5.0	
D017		—	180	TBD	μA	2.0	Fosc = 4 MHz
		—	320	TBD	μA	3.0	EXTRC 模式
		—	580	TBD	μA	5.0	
D018		—	2.8	TBD	mA	4.5	Fosc = 20 MHz
		—	3.3	TBD	mA	5.0	HS 振荡器模式

图注： TBD = 待定。

† 除非另外说明，否则“典型值”一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考，未经测试。

- 注 1: 上电工作模式下，所有 IDD 测量值的测试条件为：OSC1 = 外部方波，轨到轨摆幅；所有 I/O 引脚为三态引脚，上拉至 VDD；MCLR = VDD；WDT 禁止。
- 2: 供电电流主要受工作电压和频率的影响。其他因素，如 I/O 引脚负载和开关速率、振荡器类型、内部代码执行模式以及温度等，也会对电流消耗产生影响。
- 3: 外设电流为基本 IDD 或 IPD 与该外设使能时所额外消耗的电流之和。可通过从该极限值中减去基本 IDD 或 IPD，以确定外设 Δ 电流。在计算总电流消耗时应使用最大值。
- 4: 在休眠模式下，掉电电流并不取决于振荡器的类型。掉电电流的测量条件为器件处于休眠模式，且所有 I/O 引脚处于高阻状态并接至 VDD。当 A/D 关闭时，它除了消耗很少的泄漏电流外，不消耗任何其他电流。掉电电流参数中包括源自 A/D 模块的任何泄漏电流。

19.2 直流特性：PIC16F785/HV785-I（工业级）(1), (2)（续）

直流 特性		标准运行条件（除非另外说明） 工作温度 工业级为 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$					
参数 编号	器件特性	最小值	典型值 †	最大值	单位	条件	
						VDD	注释
D020	掉电基电流 (IPD) (4)	—	25	TBD	nA	2.0	WDT、BOR、比较器、VREF、T1OSC、运放和 VR 均被禁止
		—	45	TBD	nA	3.0	
		—	85	TBD	nA	5.0	
D021		—	0.3	TBD	μA	2.0	WDT 电流 (3)
		—	1.2	TBD	μA	3.0	
		—	2.2	TBD	μA	5.0	
D022		—	50	TBD	μA	3.0	BOR 电流 (3)
		—	100	TBD	μA	5.0	
D023		—	150	TBD	μA	2.0	比较器电流 (3) CxSP = 1
		—	170	TBD	μA	3.0	
		—	200	TBD	μA	5.0	
D023A		—	3.3	TBD	μA	2.0	比较器电流 (3) CxSP = 0
		—	6.1	TBD	μA	3.0	
		—	35	TBD	μA	5.0	
D024		—	58	TBD	μA	2.0	CVREF 电流 (3) 低电平范围
		—	85	TBD	μA	3.0	
		—	104	TBD	μA	5.0	
D024A		—	35	TBD	μA	2.0	CVREF 电流 (3) 高电平范围 (VRR = 0)
		—	45	TBD	μA	3.0	
		—	80	TBD	μA	5.0	
D025		—	1.8	TBD	μA	2.0	T1 Osc 电流 (3)
		—	2.0	TBD	μA	3.0	
		—	3.2	TBD	μA	5.0	
D026		—	1.2	TBD	nA	3.0	A/D 电流 (3) (未转换)
		—	2.2	TBD	nA	5.0	
D027		—	10	TBD	μA	2.0	VR 电流 (3)
		—	11	TBD	μA	3.0	
		—	12	TBD	μA	5.0	
D028		—	150	TBD	μA	3.0	运算放大器电流 (3)
		—	250	TBD	μA	5.0	

图注： TBD = 待定。

† 除非另外说明，否则“典型值”一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考，未经测试。

- 注 1: 上电工作模式下，所有 IDD 测量值的测试条件为：OSC1 = 外部方波，轨到轨摆幅；所有 I/O 引脚为三态引脚，上拉至 VDD；MCLR = VDD；WDT 禁止。
- 2: 供电电流主要受工作电压和频率的影响。其他因素，如 I/O 引脚负载和开关速率、振荡器类型、内部代码执行模式以及温度等，也会对电流消耗产生影响。
- 3: 外设电流为基本 IDD 或 IPD 与该外设使能时所额外消耗的电流之和。可通过从该极限值中减去基本 IDD 或 IPD，以确定外设 Δ 电流。在计算总电流消耗时应使用最大值。
- 4: 在休眠模式下，掉电电流并不取决于振荡器的类型。掉电电流的测量条件为器件处于休眠模式，且所有 I/O 引脚处于高阻状态并接至 VDD。当 A/D 关闭时，它除了消耗很少的泄漏电流外，不消耗任何其他电流。掉电电流参数中包括源自 A/D 模块的任何泄漏电流。

PIC16F785/HV785

19.3 直流特性：PIC16F785/HV785-E（扩展级）(1), (2)

直流 特性		标准运行条件（除非另外说明） 工作温度 扩展级为 $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$					
参数 编号	器件特性	最小值	典型值†	最大值	单位	条件	
						V _{DD}	注释
D010E	供电电流（I _{DD} ）	—	9	TBD	μA	2.0	Fosc = 32 kHz
		—	17	TBD	μA	3.0	LP 振荡器模式
		—	33	TBD	μA	5.0	
D011E		—	110	TBD	μA	2.0	Fosc = 1 MHz
		—	190	TBD	μA	3.0	XT 振荡器模式
		—	330	TBD	μA	5.0	
D012E		—	220	TBD	μA	2.0	Fosc = 4 MHz
		—	300	TBD	μA	3.0	XT 振荡器模式
		—	540	TBD	μA	5.0	
D013E		—	70	TBD	μA	2.0	Fosc = 1 MHz
		—	140	TBD	μA	3.0	EC 振荡器模式
		—	260	TBD	μA	5.0	
D014E		—	180	TBD	μA	2.0	Fosc = 4 MHz
		—	320	TBD	μA	3.0	EC 振荡器模式
		—	580	TBD	μA	5.0	
D015E		—	9	TBD	μA	2.0	Fosc = 31 kHz
		—	18	TBD	μA	3.0	INTRC 模式
		—	35	TBD	mA	5.0	
D016E		—	340	TBD	μA	2.0	Fosc = 4 MHz
		—	500	TBD	μA	3.0	INTOSC 模式
		—	0.8	TBD	mA	5.0	
D017E		—	180	TBD	μA	2.0	Fosc = 4 MHz
		—	320	TBD	μA	3.0	EXTRC 模式
		—	580	TBD	μA	5.0	
D018E		—	2.8	TBD	mA	4.5	Fosc = 20 MHz
		—	3.3	TBD	mA	5.0	HS 振荡器模式

图注： TBD = 待定

† 除非另外说明，否则“典型值”一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考，未经测试。

- 注 1: 上电工作模式下，所有 I_{DD} 测量值的测试条件为：OSC1 = 外部方波，轨到轨摆幅；所有 I/O 引脚为三态引脚，上拉至 V_{DD}；MCLR = V_{DD}；WDT 禁止。
- 2: 供电电流主要受工作电压和频率的影响。其他因素，如 I/O 引脚负载和开关速率、振荡器类型、内部代码执行模式以及温度等，也会对电流消耗产生影响。
- 3: 外设电流为基本 I_{DD} 或 I_{PD} 与该外设使能时所额外消耗的电流之和。可通过从该极限值中减去基本 I_{DD} 或 I_{PD}，以确定外设 Δ 电流。在计算总电流消耗时应使用最大值。
- 4: 在休眠模式下，掉电电流并不取决于振荡器的类型。掉电电流的测量条件为器件处于休眠模式，且所有 I/O 引脚处于高阻状态并接至 V_{DD}。当 A/D 关闭时，它除了消耗很少的泄漏电流外，不消耗任何其他电流。掉电电流参数中包括源自 A/D 模块的任何泄漏电流。

19.3 直流特性：PIC16F785/HV785-E（扩展级）(1), (2)（续）

直流 特性		标准运行条件（除非另外说明） 工作温度 扩展级为 $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$					
参数 编号	器件特性	最小值	典型值†	最大值	单位	条件	
						VDD	注释
D020E	掉电基电流 (IPD) (4)	—	25	TBD	nA	2.0	WDT、BOR、比较器、VREF、T1OSC、运算放大器和 VR 均被禁止
		—	45	TBD	nA	3.0	
		—	85	TBD	nA	5.0	
D021E		—	0.3	TBD	μA	2.0	WDT 电流 (3)
		—	1.2	TBD	μA	3.0	
		—	2.2	TBD	μA	5.0	
D022E		—	50	TBD	μA	3.0	BOR 电流 (3)
		—	100	TBD	μA	5.0	
D023E		—	50	TBD	μA	2.0	比较器电流 (3) CxSP = 1
		—	170	TBD	μA	3.0	
		—	200	TBD	μA	5.0	
D023E		—	3.3	TBD	μA	2.0	比较器电流 (3) CxSP = 0
		—	6.1	TBD	μA	3.0	
		—	35	TBD	μA	5.0	
D024E		—	58	TBD	μA	2.0	CVREF 电流 (3) 低电平范围
		—	85	TBD	μA	3.0	
		—	104	TBD	μA	5.0	
D024E		—	35	TBD	μA	2.0	CVREF 电流 (3) 高电平范围
		—	45	TBD	μA	3.0	
		—	80	TBD	μA	5.0	
D025E		—	1.8	TBD	μA	2.0	T1 Osc 电流 (3)
		—	2.0	TBD	μA	3.0	
		—	3.2	TBD	μA	5.0	
D026E		—	1.2	TBD	nA	3.0	A/D 电流 (3) (未转换)
		—	2.2	TBD	nA	5.0	
D027E		—	10	TBD	μA	3.0	VR 电流 (3)
		—	11	TBD	μA	3.0	
		—	12	TBD	μA	5.0	
D028E		—	150	TBD	μA	3.0	运算放大器电流 (3)
		—	250	TBD	μA	5.0	

图注： TBD = 待定

† 除非另外说明，否则“典型值”一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考，未经测试。

- 注 1: 上电工作模式下，所有 IDD 测量值的测试条件为：OSC1 = 外部方波，轨到轨摆幅；所有 I/O 引脚为三态引脚，上拉至 VDD；MCLR = VDD；WDT 禁止。
- 2: 供电电流主要受工作电压和频率的影响。其他因素，如 I/O 引脚负载和开关速率、振荡器类型、内部代码执行模式以及温度等，也会对电流消耗产生影响。
- 3: 外设电流为基本 IDD 或 IPD 与该外设使能时所额外消耗的电流之和。可通过从该极限值中减去基本 IDD 或 IPD，以确定外设 Δ 电流。在计算总电流消耗时应使用最大值。
- 4: 在休眠模式下，掉电电流并不取决于振荡器的类型。掉电电流的测量条件为器件处于休眠模式，且所有 I/O 引脚处于高阻状态并接至 VDD。当 A/D 关闭时，它除了消耗很少的泄漏电流外，不消耗任何其他电流。掉电电流参数中包括源自 A/D 模块的任何泄漏电流。

PIC16F785/HV785

19.4 直流特性: PIC16F785/HV785-I (工业级), PIC16F785/HV785-E (扩展级)

直流特性			标准工作条件（除非另外说明） 工作温度 工业级为 $-40^{\circ}\text{C} \leq T_{\text{A}} \leq +85^{\circ}\text{C}$ 扩展级为 $-40^{\circ}\text{C} \leq T_{\text{A}} \leq +125^{\circ}\text{C}$					
参数编号	符号	特性	最小值	典型值†	最大值	单位	条件	
D030 D030A D031 D032 D033 D033A	V _{IL}	输入低电压						
		I/O 端口	V _{SS}	—	0.8	V	$4.5\text{V} \leq V_{\text{DD}} \leq 5.5\text{V}$ 其他情况下 整个范围	
		带 TTL 缓冲器						
		带施密特触发器缓冲器						0.15 V _{DD}
		MCLR, OSC1（RC 模式） ⁽¹⁾						0.2 V _{DD}
		OSC1（XT 和 LP 模式）						0.3
OSC1（HS 模式）	0.3 V _{DD}							
D040 D040A D041 D042 D043 D043A D043B	V _{IH}	输入高电压						
		I/O 端口	2.0 ($0.25 V_{\text{DD}} + 0.8$)	—	V _{DD}	V	$4.5\text{V} \leq V_{\text{DD}} \leq 5.5\text{V}$ 其他情况下 整个范围	
		带 TTL 缓冲器						
		带施密特触发器缓冲器						V _{DD}
		MCLR						V _{DD}
		OSC1（XT 和 LP 模式）						V _{DD}
		OSC1（HS 模式）						V _{DD}
		OSC1（RC 模式）						V _{DD}
D070	IPUR	PORTA 弱上拉电流						50*
D060 D060A D060B D061 D063	I _{IL}	输入泄漏电流 ⁽²⁾						
		I/O 端口	—	±0.1	±1	μA	V _{SS} ≤ V _{PIN} ≤ V _{DD} , 引脚处于高阻抗	
		模拟输入	—	±0.1	±1	μA		
		V _{REF}	—	±0.1	±1	μA		
		MCLR ⁽³⁾	—	±0.1	±5	μA		
		OSC1	—	±0.1	±5	μA		
D080 D083	V _{OL}	输出低电压						
		I/O 端口	—	—	0.6	V	I _{OL} = 8.5 mA, V _{DD} = 4.5V I _{OL} = 1.6 mA, V _{DD} = 4.5V (工业级) I _{OL} = 1.2 mA, V _{DD} = 4.5V (扩展级)	
		OSC2/CLKOUT（RC 模式）	—	—	0.6	V		
D090 D092	V _{OH}	输出高电压						
		I/O 端口	V _{DD} - 0.7	—	—	V	I _{OH} = -3.0 mA, V _{DD} = 4.5V I _{OH} = -1.3 mA, V _{DD} = 4.5V (工业级) I _{OH} = -1.0 mA, V _{DD} = 4.5V (扩展级)	
D092	OSC2/CLKOUT（RC 模式）	V _{DD} - 0.7	—	—	V			
D193*	V _{OD}	漏极开路高电压	—	—	8.5	V	RB6 引脚	

图注: TBD = 待定

* 这些参数为特性值, 但未经测试。

† 除非另外说明, 否则“典型值”一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考, 未经测试。

注 1: 在 RC 振荡器配置中, OSC1/CLKIN 引脚是施密特触发器输入。不推荐在 RC 模式下使用外部时钟。

2: 负电流定义引脚拉电流。

3: MCLR 引脚上泄漏电流主要取决于所施加电平。规定的电压等级表示正常的运行条件。在不同的输入电压条件下, 可能会测得更大的泄漏电流。

4: 请参见第 105 页的第 14.4.1 节“数据 EEPROM 的使用”。

19.4 直流特性: PIC16F785/HV785-I (工业级), PIC16F785/HV785-E (扩展级) (续)

直流特性			标准工作条件（除非另外说明） 工作温度 工业级为 -40°C ≤ TA ≤ +85°C 扩展级为 -40°C ≤ TA ≤ +125°C				
参数编号	符号	特性	最小值	典型值†	最大值	单位	条件
		输出引脚的容性负载规范					
D100	COSC2	OSC2 引脚	—	—	15*	pF	在 XT、HS 和 LP 模式下，当外部时钟用来驱动 OSC1 时
D101	CIO	所有 I/O 引脚	—	—	50*	pF	
		数据 EEPROM 存储器					
D120	Ed	字节擦写次数	100K	1M	—	E/W	-40°C ≤ TA ≤ +85°C
D120A	Ed	字节擦写次数	10K	100K	—	E/W	+85°C ≤ TA ≤ +125°C
D121	VDRW	用于读 / 写的 VDD	VMIN	—	5.5	V	用 EECON1 来读 / 写 VMIN = 最小工作电压
D122	TDEW	擦除 / 写周期时间	—	5	6	ms	不违反其他规范的前提下 -40°C ≤ TA ≤ +85°C
D123	TRETD	特性保存期	40	—	—	年	
D124	TREF	刷新之前，总擦除 / 写周期数 (4)	1M	10M	—	E/W	
		程序闪存					
D130	EP	单元擦写次数	10K	100K	—	E/W	-40°C ≤ TA ≤ +85°C
D130A	EP	单元擦写次数	1K	10K	—	E/W	+85°C ≤ TA ≤ +125°C
D131	VPR	用于读取的 VDD	VMIN	—	5.5	V	VMIN = 最小工作电压
D132	VPEW	用于擦除 / 写的 VDD	4.5	—	5.5	V	不违反其他规范的前提下
D133	TPEW	擦除 / 写周期时间	—	2	2.5	ms	
D134	TRETD	特性保存期	40	—	—	年	

图注: TBD = 待定

* 这些参数为特性值, 但未经测试。

† 除非另外说明, 否则“典型值”一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考, 未经测试。

注 1: 在 RC 振荡器配置中, OSC1/CLKIN 引脚是施密特触发器输入。不推荐在 RC 模式下使用外部时钟。

2: 负电流定义引脚拉电流。

3: MCLR 引脚上泄漏电流主要取决于所施加电平。规定的电压等级表示正常的运行条件。在不同的输入电压条件下, 可能会测得更大的泄漏电流。

4: 请参见第 105 页的第 14.4.1 节“数据 EEPROM 的使用”。

PIC16F785/HV785

19.5 时序参数符号体系

时序参数符号采用以下格式之一进行创建：

- 1. TppS2ppS
- 2. TppS

T		
F	频率	T 时间

小写字母（pp）及其含义：

pp		
cc	CCP1	osc OSC1
ck	CLKOUT	rd $\overline{RD}$
cs	$\overline{CS}$	rw $\overline{RD}$ 或 $\overline{WR}$
di	SDI	sc SCK
do	SDO	ss $\overline{SS}$
dt	数据输入	t0 T0CKI
io	I/O 端口	t1 T1CKI
mc	MCLR	wr $\overline{WR}$

大写字母及其含义：

S		
F	下降	P 周期
H	高	R 上升
I	无效（高阻）	V 有效
L	低	Z 高阻

图 19-2： 负载条件




图 19-3: 外部时钟时序




表 19-1: 外部时钟时序要求

参数编号	符号	特性	最小值	典型值†	最大值	单位	条件
	Fosc	外部 CLKIN 频率 (1)	—	32.768	—	kHz	LP 模式 (仅限互补输入)
			DC	—	4	MHz	XT 模式
			DC	—	20	MHz	HS 模式
			DC	—	20	MHz	EC 模式
		振荡器频率 (1)	—	32.768	—	kHz	LP 振荡器模式
			—	4	—	MHz	INTOSC 模式
			DC	—	4	MHz	RC 振荡器模式
			0.1	—	4	MHz	XT 振荡器模式
1	Tosc	外部 CLKIN 周期 (1)	—	0.3052	—	μs	LP 模式 (仅限互补输入)
			50	—	∞	ns	HS 振荡器模式
			50	—	∞	ns	EC 振荡器模式
			250	—	∞	ns	XT 振荡器模式
		振荡器周期 (1)	—	0.3052	—	μs	LP 振荡器模式
			—	250	—	ns	INTOSC 模式
			250	—	—	ns	RC 振荡器模式
			250	—	10,000	ns	XT 振荡器模式
2	Tcy	指令周期时间 (1)	200	Tcy	DC	ns	Tcy = 4/Fosc
			200	—	—	ns	—
3	TosL, TosH	外部 CLKIN (OSC1) 高 外部 CLKIN 低	2*	—	—	μs	LP 振荡器, TosL/H 占空比
			20*	—	—	ns	HS 振荡器, TosL/H 占空比
			100 *	—	—	ns	XT 振荡器, TosL/H 占空比
4	TosR, TosF	外部 CLKIN 上升时间 外部 CLKIN 下降时间	—	—	50*	ns	LP 振荡器
			—	—	25*	ns	XT 振荡器
			—	—	15*	ns	HS 振荡器

* 这些参数为特性值, 但未经测试。

† 除非另外说明, 否则“典型值”一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考, 未经测试。

注 1: 指令循环周期 (Tcy) 等于输入振荡器时基周期的四倍。所有规定值都是基于特定振荡器类型的特性数据, 并在特定振荡器处于标准运行条件下且器件在代码执行阶段。超出这些规定的限定值, 可能导致振荡器运行不稳定和 / 或导致电流消耗超出预期值。所有器件的测试都是在“最小”值条件下进行的, 且外部时钟加载在 OSC1 引脚。对于所有器件, 当采用外部时钟输入时, “最大”周期时间极限为“DC”(无时钟)。

PIC16F785/HV785

图 19-4: CLKOUT 和 I/O 时序




表 19-2: CLKOUT 和 I/O 时序要求

参数编号	符号	特性	最小值	典型值†	最大值	单位	条件
10	TosH2ckL	OSC1↑ 到 CLOUT↓	—	75	200	ns	(注 1)
11	TosH2ckH	OSC1↑ 到 CLOUT↑	—	75	200	ns	(注 1)
12	TckR	CLKOUT 上升时间	—	35	100	ns	(注 1)
13	TckF	CLKOUT 下降时间	—	35	100	ns	(注 1)
14	TckL2ioV	CLKOUT↓ 到端口输出有效	—	—	20	ns	(注 1)
15	TioV2ckH	CLKOUT↑ 之前端口输入有效	Tosc + 200 ns	—	—	ns	(注 1)
16	TckH2ioI	CLKOUT↑ 之后端口输入保持	0	—	—	ns	(注 1)
17	TosH2ioV	OSC1↑ (Q1 周期) 到端口输出有效	—	50	150 *	ns	
			—	—	300	ns	
18	TosH2ioI	OSC1↑ (Q2 周期) 到端口输入无效 (I/O 输入保持时间)	100	—	—	ns	
19	TioV2osH	端口输入有效到 OSC1↑ (I/O 输入建立时间)	0	—	—	ns	
20	TioR	端口输出上升时间	—	10	40	ns	
21	TioF	端口输出下降时间	—	10	40	ns	
22	TINP	INT 引脚高电平或低电平时间	25	—	—	ns	
23	TRBP	PORTA 电平变化中断高或低时间	Tcy	—	—	ns	

* 这些参数为特性值，但未经测试。

† 除非另外说明，否则“典型值”一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。

注 1: 测量在 RC 模式下进行，CLKOUT 输出为 4 x Tosc。

表 19-3: 高精度内部振荡器参数


参数编号	符号	特性	频率容差	最小值	典型值†	最大值	单位	条件
F10	Fosc	内部已校准 INTOSC 频率 (1)	±1%	7.92	8.00	8.08	MHz	VDD = 3.5V, 25°C
			±2%	7.84	8.00	8.16	MHz	2.5V ≤ VDD ≤ 5.5V 0°C ≤ TA ≤ +85°C
			±5%	7.60	8.00	8.40	MHz	2.0V ≤ VDD ≤ 5.5V -40°C ≤ TA ≤ +85°C (工业级) -40°C ≤ TA ≤ +125°C (扩展级)
F14	TIOSCST	振荡器从休眠模式唤醒的启动时间 *	—	—	10.3	TBD	μs	VDD = 2.0V, -40°C 至 +85°C
			—	—	9.0	TBD	μs	VDD = 3.0V, -40°C 至 +85°C
			—	—	6.5	TBD	μs	VDD = 5.0V, -40°C 至 +85°C

* 这些参数为特性值，但未经测试。

† 除非另外说明，否则“典型值”一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考，未经测试。

注 1: 为了确保振荡器频率容差，VDD 和 VSS 必须进行电容解耦，应尽可能地靠近器件。建议并联 0.1 μF 和 0.01 μF 的电容。

图 19-5: 复位、看门狗定时器、振荡器起振定时器和上电延时定时器时序



PIC16F785/HV785

图 19-6: 欠压复位时序和特性




表 19-4: 复位、看门狗定时器、振荡器起振定时器、上电延时定时器和欠压复位要求

参数编号	符号	特性	最小值	典型值†	最大值	单位	条件
30	TMCL	MCLR 脉冲宽度（低）	2 11	— 18	— 24	μs ms	VDD = 5.0V, -40°C 至 +85°C 扩展级温度
31	TWDT	看门狗定时器超时周期 （无预分频器）	10 10	17 17	25 30	ms ms	VDD = 5.0V, -40°C 至 +85°C 扩展级温度
32	TOST	振荡器起振定时器周期	—	1024 TOSC	—	—	TOSC = OSC1 周期
33*	TPWRT	上电延时定时器周期	28* TBD	64 TBD	132* TBD	ms ms	VDD = 5.0V, -40°C 至 +85°C 扩展级温度
34	TIOZ	MCLR 低电平或看门狗定时器复位时，I/O 处于高阻状态的时间	—	—	2.0	μs	
35	VBOR	欠压复位电压	2.025	—	2.175	V	
36	TBOR	欠压复位脉冲宽度	100*	—	—	μs	VDD ≤ VBOR（D005）

图注: TBD = 待定。

* 这些参数为特性值，但未经测试。

† 除非另外说明，否则“典型值”一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考，未经测试。

图 19-7: TIMER0 和 TIMER1 外部时钟时序




表 19-5: TIMER0 和 TIMER1 外部时钟要求

参数编号	符号	特性		最小值	典型值 †	最大值	单位	条件
40*	Tt0H	T0CKI 高脉冲宽度	无预分频器	$0.5 T_{CY} + 20$	—	—	ns	
			带预分频器	10	—	—	ns	
41*	Tt0L	T0CKI 低脉冲宽度	无预分频器	$0.5 T_{CY} + 20$	—	—	ns	
			带预分频器	10	—	—	ns	
42*	Tt0P	T0CKI 周期		取较大值: 20 或 $\frac{T_{CY} + 40}{N}$	—	—	ns	N = 预分频值 (2, 4, ..., 256)
45*	Tt1H	T1CKI 高电平时间	同步, 无预分频器	$0.5 T_{CY} + 20$	—	—	ns	
			同步, 带预分频器	15	—	—	ns	
			异步	30	—	—	ns	
46*	Tt1L	T1CKI 低电平时间	同步, 无预分频器	$0.5 T_{CY} + 20$	—	—	ns	
			同步, 带预分频器	15	—	—	ns	
			异步	30	—	—	ns	
47*	Tt1P	T1CKI 输入周期	同步	取较大值: 30 或 $\frac{T_{CY} + 40}{N}$	—	—	ns	N = 预分频值 (1, 2, 4, 8)
			异步	60	—	—	ns	
48	Ft1	Timer1 振荡器输入频率范围 (通过将 T1OSCEN 位置 1, 使能振荡器)		DC	—	200*	kHz	
49	TCKEZTMR1	从外部时钟边沿到定时器递增的延时		$2 T_{OSC}^*$	—	$7 T_{OSC}^*$	—	

* 这些参数为特性值, 但未经测试。

† 除非另外说明, 否则“典型值”一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考, 未经测试。

PIC16F785/HV785

图 19-8: 捕捉 / 比较 / PWM 时序 (CCP)




表 19-6: 捕捉 / 比较 / PWM 要求 (CCP)

参数编号	符号	特性		最小值	典型值†	最大值	单位	条件
50*	TccL	CCP1 输入低电平时间	无预分频器	$0.5T_{CY} + 20$	—	—	ns	
			带预分频器	20	—	—	ns	
51*	TccH	CCP1 输入高电平时间	无预分频器	$0.5T_{CY} + 20$	—	—	ns	
			带预分频器	20	—	—	ns	
52*	TccP	CCP1 输入周期		$\frac{3T_{CY} + 40}{N}$	—	—	ns	N = 预分频值 (1、4 或 16)
53*	TccR	CCP1 输出上升时间		—	25	50	ns	
54*	TccF	CCP1 输出下降时间		—	25	45	ns	

* 这些参数为特性值, 但未经测试。

† 除非另外说明, 否则 “典型值” 一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考, 未经测试。

表 19-7: 比较器规范

比较器规范			标准运行条件（除非另外说明） 工作温度 $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$				
参数编号	符号	特性	最小值	典型值	最大值	单位	说明
C01	VOS	输入失调电压	—	± 5	TBD	mV	
C02	VCM	输入共模电压	0	—	$V_{DD} - 1.5$	V	
C03	ILC	输入泄漏电流	—	—	200*	nA	
C04	CMRR	共模抑制比	+70*	—	—	dB	
C05	TRT	响应时间 ⁽¹⁾	—	—	20* 40*	ns ns	内部输出至引脚

* 这些参数为特性值，但未经测试。

注 1: 响应时间是在比较器有一个输入端为 $(V_{DD} - 1.5)/2$ ，同时另一个输入端电平从 V_{SS} 变化到 $V_{DD} - 1.5\text{V}$ 时测量的。

表 19-8: 比较器参考电压（CVREF）规范

比较器参考电压规范			标准运行条件（除非另外说明） 工作温度 $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$				
参数编号	符号	特性	最小值	典型值	最大值	单位	说明
CV01	CVRES	分辨率	— —	$V_{DD}/24^*$ $V_{DD}/32$	— —	LSb LSb	低量程（VRR = 1） 高量程（VRR = 0）
CV02		绝对精度	— —	— —	$\pm 1/4^*$ $\pm 1/2^*$	LSb LSb	低量程（VRR = 1） 高量程（VRR = 0）
CV03		单位电阻值（R）	—	2k*	—	Ω	
CV04		稳定时间 ⁽¹⁾	—	—	10*	μs	

* 这些参数为特性值，但未经测试。

注 1: 稳定时间是在 $VRR = 1$ 且 $VR < 3:0$ 的状态从 0000 跃变至 1111 时测量的。

表 19-9: 参考电压（VR）规范

VR 参考电压规范			标准运行条件（除非另外说明） 工作温度 $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$ 工作电压 $3.0\text{V} \leq V_{DD} \leq 5.5\text{V}$				
参数编号	符号	特性	最小值	典型值	最大值	单位	说明
VR01	VR0UT	VR 电压输入	1.188 1.176 1.164	1.200 1.200 1.200	1.212 1.224 1.236	V V V	$T_A = 25^{\circ}\text{C}$ $0^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$
VR02*	TCVOUT	电压温度漂移系数	—	150	TBD	ppm/ $^{\circ}\text{C}$	
VR03*	$\Delta V_{ROUT}/\Delta V_{DD}$	相对于 V_{DD} 稳压的电压漂移	—	200	—	$\mu\text{V/V}$	
VR04	TSTABLE	稳定时间	—	10	100*	μs	
VR05*	IVROUT	VR 输出电流	—	—	TBD	μA	未经缓冲的 1.2V 输出

图注: TBD = 待定

* 这些参数为特性值，但未经测试。

PIC16F785/HV785

表 19-10: 参考电压输出 (VREF) 缓冲规范

参考电压输出缓冲规范			标准运行条件 (除非另外说明)				
			工作温度		$-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$		
			工作电压		$3.0\text{V} \leq V_{DD} \leq 5.5\text{V}$		
参数编号	符号	特性	最小值	典型值	最大值	单位	说明
VB01*	CL	外部容性负载	—	—	200	pF	
VB02*	$\Delta V_{OUT}/\Delta I_{OUT}$	负载稳定度	—	1	TBD	mV/mA	$V_{REF}=1.2\text{V}, I_{REF}=\pm 1\text{mA}$
			—	1	TBD		$V_{REF}=0.5\text{V}, I_{REF}=\pm 1\text{mA}$
			—	1	TBD		$V_{REF}=3.6\text{V}, I_{REF}=\pm 1\text{mA}$

图注: TBD = 待定

* 这些参数为特性值, 但未经测试。

表 19-11: 运算放大器 (OPA) 模块直流规范

OPA 直流特性			标准运行条件 (除非另外说明)				
			$V_{CM} = 0\text{V}, V_{OUT} = V_{DD}/2, V_{DD} = 5.0\text{V}, V_{SS} = 0\text{V}, C_L = 50\text{pF}, R_L = 100\text{k}\Omega$				
			工作温度 $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$				
参数编号	符号	特性	最小值	典型值	最大值	单位	说明
OPA01	Vos	输入失调电压	—	± 5	—	mV	
OPA02*	Ib	输入电流和阻抗	—	$\pm 2^*$	—	nA	
OPA03*	Ios	输入偏置电流 输入失调偏置电流	—	$\pm 1^*$	—	pA	
OPA04*	VCM	共模					
OPA05*	CMR	共模输入范围 共模抑制	VSS TBD	— 70	$V_{DD} - 1.4$ —	V dB	$V_{DD} = 5.0\text{V}$ $V_{CM} = V_{DD}/2$, 频率 = DC
OPA06A*	AOL	开环增益	—	90	—	dB	空载
OPA06B*	AOL	直流开环增益	—	60	—	dB	标准负载
OPA07*	Vout	输出 输出电压漂移	$V_{SS}+100$	—	$V_{DD} - 100$	mV	至 $V_{DD}/2$ (连接到 V_{DD} 为 $20\text{k}\Omega$, 连接到 V_{SS} 为 $20\text{k}\Omega + 20\text{pF}$)
OPA08*	Isc	输出短路电流	—	25	TBD	mA	
OPA10	PSR	电源 电源抑制	80	—	—	dB	

图注: TBD = 待定

* 这些参数为特性值, 但未经测试。

表 19-12: 运算放大器（OPA）模块交流规范

OPA 交流特性			标准运行条件（除非另外说明） VCM = 0V, VOUT = VDD/2, VDD = 5.0V, VSS = 0V, CL = 50 pF, RL = 100kΩ 工作温度 -40°C ≤ TA ≤ +125°C				
参数编号	符号	特性	最小值	典型值	最大值	单位	说明
OPA11*	GBWP	增益带宽积	—	3	—	MHz	
OPA12*	TON	开启时间	—	10	TBD	μs	
OPA13*	ΘM	相位容限	—	60	—	deg	
OPA14*	SR	变化率	2	—	—	V/μs	

图注: TBD = 待定

* 这些参数为特性值，但未经测试。

表 19-13: 双相 PWM 死区延时规范

死区延时特性			标准运行条件（除非另外说明） 工作温度 -40°C ≤ TA ≤ +125°C				
参数编号	符号	特性	最小值	典型值	最大值	单位	说明
PW01*	TDLY	死区时间延时	TBD	150	TBD	ns	Fosc = 4 MHz, 最大延时，互补模式

图注: TBD = 待定

* 这些参数为特性值，但未经测试。

表 19-14: 并联稳压器规范（仅限 PIC16HV785）

并联稳压器特性			标准运行条件（除非另外说明） 工作温度 -40°C ≤ TA ≤ +125°C				
参数编号	符号	特性	最小值	典型值	最大值	单位	说明
SR01	VSHUNT	并联电压	4.25	5	5.25	V	
SR02	ISHUNT	并联电流	4	—	50	mA	
SR03*	TSETTLE	稳定时间	—	—	150	ns	至最终值的 1%
SR04*	CLOAD	负载容抗	0.01	—	10	μF	VDD 引脚的旁路电流
SR05*	ΔISNT	稳压器工作电流	—	—	180	μA	包括带隙参考电流

图注: TBD = 待定

* 这些参数为特性值，但未经测试。

PIC16F785/HV785

表 19-15: PIC16F785/HV785 A/D 转换器特性

参数编号	符号	特性	最小值	典型值 †	最大值	单位	条件
A01	NR	分辨率	—	—	10	位	
A03	EIL	积分线性误差	—	—	±1	LSb	VREF = 5.0V (扩展级)
A04	EDL	微分线性误差	—	—	±1	LSb	10 位不丢失代码 VREF = 5.0V (扩展级)
A06	EOFF	失调误差	—	—	±1	LSb	VREF = 5.0V (扩展级)
A07	EGN	增益误差	—	—	±1	LSb	VREF = 5.0V (扩展级)
A20 A20A	VREF	参考电压	2.2 ⁽⁴⁾ 1.0	—	— + 0.3	V	绝对确保最小 10 位精度
A25	VAIN	模拟输入电压	VSS	—	VREF ⁽⁵⁾	V	
A30	ZAIN	模拟电压源的建议阻抗	—	—	10	kΩ	
A50	IREF	VREF 输入电流 ^{*(3)}	—	—	150	μA	在采集 VAIN 期间。
			—	—	1	mA	基于 VHOLD 到 VAIN 的微分。 在 A/D 转换周期期间为瞬态电流。

* 这些参数为特性值，但未经测试。

† 除非另外说明，否则“典型值”一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考，未经测试。

- 注
- 1: 总的绝对错误包含积分、微分、偏移和增益错误。
 - 2: A/D 转换结果不会因输入电压的增加而减小，并且不会丢失代码。
 - 3: VREF 电流均源自于外部 VREF 引脚或 VDD 引脚，取决于选择了哪个引脚作为参考输入引脚。
 - 4: 仅限于 VDD 等于或低于 2.5V 时。如果 VDD 高于 2.5V，VREF 允许低至 1.0V。
 - 5: 模拟输入电压可以高达 VDD，但转换精度仅限于 VSS 到 VREF 的范围内。

图 19-9: PIC16F785/HV785 A/D 转换时序（正常模式）




表 19-16: PIC16F785/HV785 A/D 转换要求

参数编号	符号	特性	最小值	典型值 †	最大值	单位	条件
130	TAD	A/D 时钟周期	1.6	—	—	μs	基于 Tosc, VREF ≥ 3.0V
130	TAD	A/D 内部 RC 振荡器周期	3.0*	—	—	μs	基于 Tosc, VREF 满量程
			3.0*	6.0	9.0*	μs	ADCS<1:0> = 11 (RC 模式)
			2.0*	4.0	6.0*	μs	VDD = 2.5V
							VDD = 5.0V
131	TCNV	转换时间（不包括采集时间）(1)	—	11	—	TAD	将 GO 位设定为 A/D 结果寄存器中的新数据
132	TACQ	采集时间	(注 2)	11.5	—	μs	最小时间值是放大器的稳定时间。如果“新的”输入电压相对于上一采样电压（保存在 CHOLD 中）的改变不超过 1 LSB（即 4.096V 时为 4.1 mV），便可采用此时间。
			5*	—	—	μs	
134	TGO	Q4 到 A/D 时钟启动	—	Tosc/2	—	—	如果选择 A/D 时钟源作为 RC, 在 A/D 时钟启动前要加上一个 Tcy 时间, 用以执行 SLEEP 指令。

* 这些参数为特性值, 但未经测试。


† 除非另外说明, 否则“典型值”一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考, 未经测试。

注 1: 可在后续 Tcy 周期内读 ADRESH 和 ADRESL 寄存器。

2: 最小值的条件请参见第12.2节“A/D采集要求”。

PIC16F785/HV785

图 19-10: PIC16F785/HV785 A/D 转换时序（休眠模式）



注 1: 如果选择 A/D 时钟源作为 RC, 在 A/D 时钟启动前要加上一个 Tcy 时间, 用以执行 SLEEP 指令。

表 19-17: PIC16F785/HV785 A/D 转换要求（休眠模式）

参数编号	符号	特性	最小值	典型值†	最大值	单位	条件
130	TAD	A/D 内部 RC 振荡器周期	3.0* 2.0*	6.0 4.0	9.0* 6.0*	μs	ADCS<1:0> = 11 (RC 模式) VDD = 2.5V μs VDD = 5.0V
131	TCNV	转换时间（不包括采集时间）(1)	—	11	—	TAD	
132	TACQ	采集时间	(注 2) 5*	11.5 —	— —	μs μs	最小时间值是放大器的稳定时间。如果“新的”输入电压相对于上一采样电压（保存在 CHOLD 中）的改变不超过 1 LSB（即 4.096V 时为 4.1 mV），便可采用此时间。
134	TGO	Q4 到 A/D 时钟启动	—	Tosc/2 + Tcy	—	—	如果选择 A/D 时钟源作为 RC, 在 A/D 时钟启动前要加上一个 Tcy 时间, 用以执行 SLEEP 指令。

* 这些参数为特性值, 但未经测试。

† 除非另外说明, 否则“典型值”一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考, 未经测试。

注 1: 可在后续 Tcy 周期内读 ADRES 寄存器。

2: 最小条件请参见表 12-1。

20.0 直流和交流特性图表

目前没有图表。

PIC16F785/HV785

注:

21.0 封装信息


21.1 封装标识信息

以下部分将介绍各种封装的技术细节。


20 引脚 PDIP



示例




20 引脚 SOIC (.300")




示例



20 引脚 SSOP



示例



图注:

XX...X	客户指定信息
Y	年代码（公历年份的最后一位）
YY	年代码（公历年份的最后两位）
WW	星期代码（1月1日的星期代码为“01”）
NNN	字母数字追踪代码
(e3)	雾锡（Matte Tin, Sn）的无铅 JEDEC 标志
*	本封装为无铅封装。无铅 JEDEC 标志 ((e3)) 标识于此种封装的外包装上。


注: 如果 Microchip 器件编号不能在一行中完全标出，它将换行继续标出。因此限制了用户指定信息的可用字符数。

- * 标准 PIC 器件标识包括 Microchip 器件编号、年份代码、星期代码和追踪代码。如需超过此范围的 PIC 器件标识，需支付一定的附加费用。请向当地的 Microchip 销售办事处确认相关信息。对于 QTP 器件，任何特殊标记的附加费用都已包含在 QTP 价格中。

PIC16F785/HV785

封装标识信息（续）

20 引脚 QFN




示例



20 引脚塑封双列直插式 (P) ——300 mil 主体 (PDIP)

注： 最新封装图请至 <http://www.microchip.com/packaging> 查看 Microchip 封装规范。



	单位	英寸 *			毫米		
		最小	正常	最大	最小	正常	最大
引脚数	n	20			20		
引脚间距	p		.100			2.54	
顶端到底座平面距离	A	.140	.155	.170	3.56	3.94	4.32
塑模封装厚度	A2	.115	.130	.145	2.92	3.30	3.68
底座到底座平面距离	A1	.015			0.38		
肩角与肩角之间的宽度	E	.295	.310	.325	7.49	7.87	8.26
塑模封装宽度	E1	.240	.250	.260	6.10	6.35	6.60
总长度	D	1.025	1.033	1.040	26.04	26.24	26.42
引脚尖到底座平面距离	L	.120	.130	.140	3.05	3.30	3.56
引脚厚度	c	.008	.012	.015	0.20	0.29	0.38
引脚上部宽度	B1	.055	.060	.065	1.40	1.52	1.65
引脚下部宽度	B	.014	.018	.022	0.36	0.46	0.56
总的行间距 §	eB	.310	.370	.430	7.87	9.40	10.92
塑模顶部锥度	α	5	10	15	5	10	15
塑模底部锥度	β	5	10	15	5	10	15

* 控制参数

§ 重要特性

注

尺寸 D 和 E1 不包括塑模毛边或突起。塑模每侧的毛边或突起不得超过 0.010 英寸 (0.254 毫米)。


等同于 JEDEC 号: MS-001

图号 C04-019

PIC16F785/HV785

20 引脚塑封小外形（SO）——宽条，300 mil 主体（SOIC）

注：最新封装图请至 <http://www.microchip.com/packaging> 查看 Microchip 封装规范。



单位		英寸*			毫米		
尺寸范围		最小	正常	最大	最小	正常	最大
引脚数	n	20			20		
引脚间距	p		.050			1.27	
总高度	A	.093	.099	.104	2.36	2.50	2.64
塑模封装厚度	A2	.088	.091	.094	2.24	2.31	2.39
悬空间隙 §	A1	.004	.008	.012	0.10	0.20	0.30
总宽度	E	.394	.407	.420	10.01	10.34	10.67
塑模封装宽度	E1	.291	.295	.299	7.39	7.49	7.59
总长度	D	.496	.504	.512	12.60	12.80	13.00
斜面距离	h	.010	.020	.029	0.25	0.50	0.74
底脚长度	L	.016	.033	.050	0.41	0.84	1.27
底脚倾斜角	φ	0	4	8	0	4	8
引脚厚度	c	.009	.011	.013	0.23	0.28	0.33
引脚宽度	B	.014	.017	.020	0.36	0.42	0.51
塑模顶部锥度	α	0	12	15	0	12	15
塑模底部锥度	β	0	12	15	0	12	15

* 控制参数

§ 重要特性

注：


尺寸 D 和 E1 不包括塑模毛边或突起。塑模每侧的毛边或突起不得超过 0.010 英寸（0.254 毫米）。

等同于 JEDEC 号：MS-013

图号 C04-094

20 引脚塑封缩小型小外形（SS）——209 mil 主体， 5.30 mm（SSOP）

注： 最新封装图请至 <http://www.microchip.com/packaging> 查看 Microchip 封装规范。



单位		英寸			毫米*		
尺寸范围		最小	正常	最大	最小	正常	最大
引脚数	n	20			20		
引脚间距	p		.026			0.65	
总高度	A	-	-	.079	-	-	2.00
塑模封装厚度	A2	.065	.069	.073	1.65	1.75	1.85
悬空间隙	A1	.002	-	-	0.05	-	-
总宽度	E	.291	.307	.323	7.40	7.80	8.20
塑模封装宽度	E1	.197	.209	.220	5.00	5.30	5.60
总长度	D	.272	.283	.289	.295	7.20	7.50
底脚长度	L	.022	.030	.037	0.55	0.75	0.95
引脚厚度	c	.004	-	.010	0.09	-	0.25
底脚倾斜角	f	0°	4°	8°	0°	4°	8°
引脚宽度	B	.009	-	.015	0.22	-	0.38

*控制参数

注：

尺寸D和E1不包括塑模毛边或突起。塑模每侧的毛边或突起不得超过 0.010 英寸（0.254 毫米）。

等同于 JEDEC 号：MO-150


图号 C04-072

修订于 11/03/03

PIC16F785/HV785

20 引脚塑料四方扁平无引脚封装（ML）4x4x0.9 mm 主体（QFN）——切割分离

注：最新封装图请至 <http://www.microchip.com/packaging> 查看 Microchip 封装规范。



单位	尺寸范围	英寸			毫米*		
		最小	正常	最大	最小	正常	最大
引脚数	n	20			20		
引脚间距	e	.020 BSC			0.50 BSC		
总高度	A	.031	.035	.039	0.80	0.90	1.00
悬空间隙	A1	.000	.001	.002	0.00	0.02	0.05
触点厚度	A3	.008 REF			0.20 REF		
总宽度	E	.152	.157	.163	3.85	4.00	4.15
裸露的焊盘宽度	E2	.090	.104	.106	2.29	2.64	2.69
总高度	D	.152	.157	.163	3.85	4.00	4.15
裸露的焊盘长度	D2	.090	.104	.106	2.29	2.64	2.69
触点宽度	b	.007	.010	.012	0.18	0.25	0.30
触点长度	L	.012	.016	.020	0.30	0.40	0.50

* 控制参数

注

1. BSC 基本尺寸。理论为精确值，无公差。
请参见 ASME Y14.5M
2. REF 基本尺寸。理论为精确值，无公差，仅供参考。
请参见 ASME Y14.5M

裸露焊盘根据管芯附着的踏板尺寸变化。

等同于 JEDEC 号: 未登记

图号 C04-126, 修订于 05-05-05

附录 A： 数据手册版本历史

版本 A

这是新的数据手册。

版本 B

更新了整个文档。

版本 C

修改了器件编号以包括“HV785”；增加了 PWM 设置示例；增加了稳压器一节。

版本 D

修改了表 19-9 中的 VROUT 最小 / 最大极限值。

附录 B： 从其他 PIC® 器件移植

本节讨论从 PIC16F684 的 PIC 器件移植到 PIC16F785/HV785 的某些问题。

B.1 PIC16F684 到 PIC16F785/HV785

表 B-1： 功能比较

功能	PIC16F684	PIC16F785/ HV785
最大工作速度	20 MHz	20 MHz
最大程序存储器 (字)	2048	2048
SRAM (字节)	128	128
A/D 分辨率	10 位	10 位
数据 EEPROM (字节)	256	256
定时器 (8/16 位)	2/1	2/1
振荡器模式	8	8
欠压复位	Y	Y
内部上拉	RA0/1/2/4/5 MCLR	RA0/1/2/3/4/5 MCLR
电平变化中断	RA0/1/2/3/4/5	RA0/1/2/3/4/5
比较器		2
CCP	ECCP	Y
运算放大器	N	2
PWM	N	两相
超低功耗唤醒	Y	N
扩展 WDT	Y	Y
WDT/BOR 的软件控制选项	Y	Y
INTOSC 频率	32 kHz - 8 MHz	32 kHz - 8 MHz
时钟切换	Y	Y

PIC16F785/HV785

注:

索引

A

A/D	79
采集要求	86
参考电压 (VREF)	80
复位的影响	89
规范	160, 161, 162
计算采集时间	86
框图	79
模拟端口引脚	80
内部采样开关 (Rss) 阻抗	86
配置	85
配置和操作	80
配置中断	85
启动转换	81
使用 ECCP 触发器	89
输出格式	81
特殊事件触发	89
通道选择	80
相关寄存器	89
源阻抗	86
在休眠模式下的工作原理	88
转换时钟	80
ADCON0 寄存器	83
ANSEL0 寄存器	82
ANSEL1 寄存器	82
ANSEL 寄存器	93, 94, 96, 101

B

版本历史	171
比较模块。请参见捕捉 / 比较 / PWM (CCP)	
比较器	
C2OUT 作为 T1 门控	52
规范	157
比较器参考电压 (CVREF)	
规范	157
比较器模块	63
比较器中断	69
C1 输出状态与输入条件	63
C2 输出状态与输入条件	66
复位的影响	69
相关寄存器	73
变更通知客户服务	178
捕捉 / 比较 / PWM (CCP)	57
比较模式	58
CCP1 引脚配置	59
软件中断模式	59
Timer1 模式选择	59
特殊事件触发和 A/D 转换	59
捕捉模式	58
CCP1 引脚配置	58
定时器资源	57
规范	156
PWM 模式	60
复位的影响	62
功耗管理模式下的操作	62
PWM 频率和分辨率示例	61
设置操作	62
设置 PWM 操作	62
使用故障保护时钟监控器操作	62
占空比	61
相关寄存器	62

与捕捉 / 比较 / Timer1 相关寄存器	59
预分频器	58
捕捉模块。请参见捕捉 / 比较 / PWM (CCP)	

C

C 编译器	
MPLAB C18	138
MPLAB C30	138
CCP1CON 寄存器	57
CCPR1H 寄存器	57
CCPR1L 寄存器	57
CCP。请参见捕捉 / 比较 / PWM (CCP)	
CM1CON0	65
CM2CON1	68
CONFIG 寄存器	108
CPU 功能	107
参考电压	70
CVref 精度	70
CVref (比较器参考电压)	70
固定的 VR 参考电压	72
配置 CVref	70
VR 稳定	73
相关寄存器	73
参考电压输出 (VREF) 缓冲	
规范	158
参考电压 (VR)	
规范	157
操作码字段说明	127
产品标识	181
程序存储器	9
从其他 PIC 器件移植	171
存储器构成	9
程序	9
数据	9
数据 EEPROM 存储器	103

D

代码保护	124
代码示例	
初始化 A/D	85
初始化 PORTA	35
初始化 PORTB	42
初始化 PORTC	45
读数据 EEPROM	105
EEPROM 写校验	105
改变捕捉预分频比	58
间接寻址	22
将预分频器分配给 Timer0	50
将预分频器分配给 WDT	50
写数据 EEPROM	105
中断现场保护	120
掉电模式 (休眠)	123
读—修改—写操作	127

E

EECON1 寄存器	104
EECON2 寄存器	104
EEDAT 寄存器	103
EEPROM 数据存储器	
读	105
防止误写	105
写	105
写校验	105

PIC16F785/HV785

F

复位	109
上电复位	110
复位的影响	
A/D 模块	89
比较器模块	69
OPA 模块	77
PWM 模式	62
负载条件	150

G

高精度内部振荡器参数	153
故障保护时钟监控器	31
复位和从休眠中唤醒	32
故障保护条件清除	32
规范	159

H

汇编器	
MPASM 汇编器	138

J

寄存器	
ADCON0 (A/D 控制 0)	83
ANSEL0 (模拟选择 0)	82
ANSEL1 (模拟选择 1)	82
ANSEL (模拟选择)	93, 94, 96, 101
CCP1CON (CCP 操作)	57
CCPR1H	57
CCPR1L	57
CM1CON0 (C1 控制)	65
CM1CON0 (C2 控制)	
CM2CON0	67
CM2CON1 (C2 控制)	68
CONFIG (配置字)	108
EECON1 (EEPROM 控制 1)	104
EECON2 (EEPROM 控制 2)	104
EEDAT (EEPROM 数据)	103
INTCON (中断控制)	17
IOCA (电平变化中断 PORTA)	37
IOCA (电平变化中断)	37
OPTION_REG (选项)	16
OSCCON (振荡器控制)	33
PCON (电源控制)	112
PIE1 (外设中断允许 1)	18
PIR1 (外设中断寄存器 1)	19
PORTA	35
PORTB	42
PORTC	45
PWMCLK (PWM 时钟控制)	94
PWMCON0 (PWM 控制 0)	93
PWMCON1 (PWM 控制 1)	101
PWMPH1 (PWM 第 1 相控制)	95
PWMPH2 (PWM 第 2 相控制)	96
REFCON (VR 控制)	72
数据存储器映射	10
T1CON (Timer1 控制)	53
T2CON (Timer2 控制)	55
TRISA (三态 PORTA)	36
TRISB (三态 PORTB)	42
TRISC (三态 PORTC)	45
特殊功能寄存器	9
WDTCON (看门狗定时器控制)	122
WPUA (弱上拉 PORTA)	36
运算放大器 2 的控制寄存器 (OPA2CON)	76
状态	15

ID 地址单元	124
INTCON 寄存器	17
INTOSC 规范	153
IOCA 寄存器	37
IOCA (电平变化中断)	37
间接寻址、INDF 和 FSR 寄存器	22
交流特性	
负载条件	150

K

开发支持	137
看门狗定时器 (WDT)	121
规范	154
模式	121
时钟源	121
相关寄存器	122
周期	121
勘误表	4
客户支持	178
框图	

A/D	79
比较模式工作原理	58
比较器 1	64
比较器 2	66
CCP PWM	60
CVref	70
故障保护时钟监控器 (FSCM)	31
看门狗定时器 (WDT)	121
MCLR 电路	110
模拟输入模型	87
OPA 模块	75
片上复位电路	109
RA0 引脚	38
RA1 引脚	38
RA2 引脚	39
RA3 引脚	39
RA4 引脚	40
RA5 引脚	40
RB4 和 RB5 引脚	43
RB6 引脚	43
RB7 引脚	43
RC0 和 RC1 引脚	43
RC0、RC6 和 RC7 引脚	46
RC1 引脚	46
RC2 和 RC3 引脚	47
RC4 引脚	47
RC5 引脚	48
时钟源	23
双相 PWM	
单相示例	98
互补输出模式	101
简化框图	92
Timer2	56
Timer1	51
TMR0/WDT 预分频器	49
VR 参考电压	73
谐振器工作原理	25
在线串行编程连接	125
中断逻辑	118
(CCP) 捕捉模式工作原理	58

M

MCLR	110
内部	110
Microchip 因特网址	178
MPLAB ASM30 汇编器、链接器和库管理器	138

MPLAB ICD 2 在线调试器	139
MPLAB ICE 2000 高性能通用在线仿真器	139
MPLAB ICE 4000 高性能通用在线仿真器	139
MPLAB PM3 器件编程器	139
MPLAB 集成开发环境软件	137
MPLINK 目标链接器 /MPLIB 目标库管理器	138
模数转换器。请参见 A/D	
N	
内部采样开关 (Rss) 阻抗	86
内部振荡器模块	
INTOSC	
规范	153
O	
OPA2CON 寄存器	76
OPTION_REG 寄存器	16
OSCCON 寄存器	33
P	
PCL 和 PCLATH	21
堆栈	21
PCON 寄存器	112
PICSTART 2 开发编程器	140
PICSTART Plus 开发编程器	140
PIE1 寄存器	18
PIR1 寄存器	19
PORTA	35
规范	152
RA0	38
RA1	38
RA2	39
RA3	39
RA4	40
RA5	40
相关寄存器	41
引脚的其他功能	36
电平变化中断	37
弱上拉	36
引脚说明和引脚图	38
PORTB	42
RB4	43
RB5	43
RB6	43
RB7	43
相关寄存器	44
引脚说明和引脚图	43
PORTC	45
规范	152
RC0	46
RC1	46
RC2	47
RC3	47
RC4	47
RC5	48
RC6	46
RC7	46
相关寄存器	48
引脚说明和引脚图	46
PWMCLK 寄存器	94
PWMCON0 寄存器	93
PWMCON1 寄存器	101
PWMPH1 寄存器	95
PWMPH2 寄存器	96
PWM。请参见双相 PWM	
配置位	107

Q	
欠压复位 (BOR)	110
规范	154
时序和特性	154
相关寄存器	112
校准	111
R	
REFCON (VR 控制)	72
RRF 指令	133
熔丝。请参见配置位	
软件模拟器 (MPLAB SIM)	138
S	
SLEEP 指令	133
SWAPF 指令	134
SUBLW 指令	134
SUBWF 指令	134
上电定时延时	112
上电延时定时器 (PWRT)	110
规范	154
时序图	
A/D 转换	161
A/D 转换 (休眠模式)	162
捕捉 / 比较 / PWM (CCP)	156
CLKOUT 和 I/O	152
从中断唤醒	124
复位、WDT、OST 和上电延时定时器	153
故障保护时钟监控器 (FSCM)	32
INT 引脚中断	119
欠压复位情形	111
欠压复位 (BOR)	154
双速启动	31
双相 PWM	
互补输出	102
启动	97
自动关闭	97
Timer0 和 Timer1 外部时钟	155
Timer1 递增边沿	52
外部时钟	151
延时时序	
情形 1	113
情形 2	113
情形 3	113
使用中断唤醒	123
时钟源	23
数据存储	9
数据 EEPROM 存储器	
代码保护	103, 106
相关寄存器	106
双速时钟启动模式	30
双相 PWM 91	
第 1 相控制 (PWMPH1)	95
第 2 相控制 (PWMPH1)	96
关闭	92
激活	91
控制寄存器 0 (PWMCON0)	93
控制寄存器 1 (PWMCON1)	101
PWM 相位	91
PWM 相位分辨率	91
PWM 占空比	91
PWM 周期	91
时钟控制 (PWMCLK)	94
输出空白	91
死区延时	159
相关寄存器	102

PIC16F785/HV785

有效的输出电平	92	运算放大器（OPA）模块	
主控 / 从动操作	91	AC 规范	159
自动关闭	92	DC 规范	158
T		相关寄存器	77
Timer0	49	Z	
工作原理	49	在线串行编程（ICSP）	124
规范	155	在线调试器	125
外部时钟	50	振荡器	
相关寄存器	50	相关寄存器	33
预分频器	50	振荡器规范	151
中断	49	振荡器起振定时器（OST）	
Timer2	55	规范	154
工作原理	55	振荡器切换	
后分频器	55	故障保护时钟监控器	31
PR2 寄存器	55	双速时钟启动	30
TMR2 到 PR2 匹配中断	55, 56	指令格式	127
TMR2 寄存器	55	指令集	
相关寄存器	56	ADDLW	129
预分频器	55	ADDWF	129
Timer1	51	ANDLW	129
工作模式	52	ANDWF	129
规范	155	BCF	129
Timer1 门控		BSF	129
反转门控	52	BTFSC	130
选择源	52	BTFSS	130
TMR1H 寄存器	51	CALL	130
TMR1L 寄存器	51	CLRF	130
相关寄存器	54	CLRWF	130
异步计数器模式	54	CLRWDAT	130
读写	54	COMF	131
预分频器	52	DECF	131
在休眠模式下的工作原理	54	DECFSZ	131
振荡器	54	GOTO	131
中断	52	INCF	131
TRISA 寄存器	36	INCFSZ	131
TRISB 寄存器	42	IORLW	132
TRISC 寄存器	45	IORWF	132
TRIS 指令	134	MOVF	132
特殊功能寄存器	9	MOVLW	132
特殊事件触发	89	MOVWF	132
通用寄存器文件	9	NOP	132
通知客户服务	178	RETFIE	133
V		RETLW	133
VREF。请参见 A/D 参考电压		RETURN	133
W		RLF	133
WDTCON 寄存器	122	RRF	133
WPUA 寄存器	36	SLEEP	133
WPUA（弱上拉 PORTA）	36	SWAPF	134
WWW 网址	178	SUBLW	134
WWW，在线支持	4	SUBWF	134
X		TRIS	134
XORLW 指令	134	XORLW	134
XORWF 指令	135	XORWF	135
Y		汇总表	128
延时时序	112	直流特性	
引脚排列说明		工业级和扩展级	143
PIC16F684/HV785	6	中断	117
引脚图	3	A/D	85
因特网址	178	比较器	69
预分频器		电平变化中断	37
共用的 WDT/Timer0	50	PORTA 电平变化中断	118
切换预分频器的分配	50	RA2/INT	118
		数据 EEPROM 存储器写	104
		TMR0	118
		TMR1	52

TMR2 到 PR2 匹配	55, 56
现场保护	120
相关寄存器	119
振荡器故障 (OSF)	31
(CCP) 比较	58
状态寄存器	15

PIC16F785/HV785

注:

MICROCHIP 网站

Microchip 网站（www.microchip.com）为客户提供在线支持。客户可通过该网站方便地获取文件和信息。只要使用常用的因特网浏览器即可访问。网站提供以下信息：

- **产品支持**——数据手册和勘误表、应用笔记和样本程序、设计资源、用户指南以及硬件支持文档、最新的软件版本以及存档软件
- **一般技术支持**——常见问题（FAQ）、技术支持请求、在线讨论组以及 Microchip 顾问计划成员名单
- **Microchip 业务**——产品选型和订购指南、最新 Microchip 新闻稿、研讨会和活动安排表、Microchip 销售办事处、代理商以及工厂代表列表

变更通知客户服务

Microchip 的变更通知客户服务有助于客户了解 Microchip 产品的最新信息。注册客户可在他们感兴趣的某个产品系列或开发工具发生变更、更新、发布新版本或勘误表时，收到电子邮件通知。

欲注册，请登录 Microchip 网站 www.microchip.com，点击“变更通知客户（Customer Change Notification）”服务后按照注册说明完成注册。

客户支持

Microchip 产品的用户可通过以下渠道获得帮助：

- 代理商或代表
- 当地销售办事处
- 应用工程师（FAE）
- 技术支持

客户应联系其代理商、代表或应用工程师（FAE）寻求支持。当地销售办事处也可为客户提供帮助。本文档后附有销售办事处的联系方式。

也可通过 <http://support.microchip.com> 获得网上技术支持。

PIC16F785/HV785

读者反馈表

我们努力为您提供最佳文档，以确保您能够成功使用 Microchip 产品。如果您对文档的组织、条理性、主题及其他有助于提高文档质量的方面有任何意见或建议，请填写本反馈表并传真给我公司 TRC 经理，传真号码为 86-21-5407-5066。

请填写以下信息，并从下面各方面提出您对本文档的意见。

致: TRC 经理
关于: 读者反馈
总页数 _____
发件: 姓名 _____
公司 _____
地址 _____
国家 / 省份 / 城市 / 邮编 _____
电话 (_____) _____ 传真 (_____) _____

应用 (选填):

您希望收到回复吗? 是____ 否____

器件: PIC16F785/HV785 文献编号: DS41249D_CN

问题

1. 本文档中哪些部分最有特色?

2. 本文档是否满足了您的软硬件开发要求? 如何满足的?

3. 您认为本文档的组织结构便于理解吗? 如果不便于理解, 那么问题何在?

4. 您认为本文档应该添加哪些内容以改善其结构和主题?

5. 您认为本文档中可以删减哪些内容, 而又不会影响整体使用效果?

6. 本文档中是否存在错误或误导信息? 如果存在, 请指出是什么信息及其具体页数。

7. 您认为本文档还有哪些方面有待改进?

产品标识体系

欲订货或获取价格、交货等信息，请与我公司生产厂或各销售办事处联系。

器件编号 器件 温度范围 封装 模板	器件: PIC16F785, PIC16F785T⁽¹⁾, PIC16HV785, PIC16HV785T⁽¹⁾; VDD 范围为 2.0V 至 5.5V 温度范围: I = -40°C 至 +85°C (工业) E = -40°C 至 +125°C (扩展) 封装: ML = QFN SO = SOIC SS = SSOP P = PDIP 模板: QTP、SQTP、代码或特殊要求 (其他情况下空白)	示例: a) PIC16F785 - I/P 301 = 工业级温度, PDIP 封装, QTP 模板 #301。 b) PIC16HV785 - I/SS = 工业级温度, SSOP 封装, 带并联稳压器。 c) PIC16F785 - E/ML = 扩展级温度, QFN 封装。 注 1: T = 仅卷带式 SOIC 和 SSOP 封装。
--	--	---

全球销售及服务中心

美洲

公司总部 Corporate Office
2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Tel: 1-480-792-7200
Fax: 1-480-792-7277

技术支持:
<http://support.microchip.com>
网址: www.microchip.com

亚特兰大 Atlanta
Duluth, GA

Tel: 678-957-9614
Fax: 678-957-1455

波士顿 Boston
Westborough, MA
Tel: 1-774-760-0087
Fax: 1-774-760-0088

芝加哥 Chicago
Itasca, IL
Tel: 1-630-285-0071
Fax: 1-630-285-0075

达拉斯 Dallas
Addison, TX
Tel: 1-972-818-7423
Fax: 1-972-818-2924

底特律 Detroit
Farmington Hills, MI
Tel: 1-248-538-2250
Fax: 1-248-538-2260

科科莫 Kokomo
Kokomo, IN
Tel: 1-765-864-8360
Fax: 1-765-864-8387

洛杉矶 Los Angeles
Mission Viejo, CA
Tel: 1-949-462-9523
Fax: 1-949-462-9608

圣克拉拉 Santa Clara
Santa Clara, CA
Tel: 408-961-6444
Fax: 408-961-6445

加拿大多伦多 Toronto
Mississauga, Ontario,
Canada
Tel: 1-905-673-0699
Fax: 1-905-673-6509

亚太地区

亚太总部 Asia Pacific Office
Suites 3707-14, 37th Floor
Tower 6, The Gateway
Harbour City, Kowloon
Hong Kong
Tel: 852-2401-1200
Fax: 852-2401-3431

中国 - 北京
Tel: 86-10-8528-2100
Fax: 86-10-8528-2104

中国 - 成都
Tel: 86-28-8665-5511
Fax: 86-28-8665-7889

中国 - 福州
Tel: 86-591-8750-3506
Fax: 86-591-8750-3521

中国 - 香港特别行政区
Tel: 852-2401-1200
Fax: 852-2401-3431

中国 - 青岛
Tel: 86-532-8502-7355
Fax: 86-532-8502-7205

中国 - 上海
Tel: 86-21-5407-5533
Fax: 86-21-5407-5066

中国 - 沈阳
Tel: 86-24-2334-2829
Fax: 86-24-2334-2393

中国 - 深圳
Tel: 86-755-8203-2660
Fax: 86-755-8203-1760

中国 - 顺德
Tel: 86-757-2839-5507
Fax: 86-757-2839-5571

中国 - 武汉
Tel: 86-27-5980-5300
Fax: 86-27-5980-5118

中国 - 西安
Tel: 86-29-8833-7250
Fax: 86-29-8833-7256

台湾地区 - 高雄
Tel: 886-7-536-4818
Fax: 886-7-536-4803

台湾地区 - 台北
Tel: 886-2-2500-6610
Fax: 886-2-2508-0102

台湾地区 - 新竹
Tel: 886-3-572-9526
Fax: 886-3-572-6459

亚太地区

澳大利亚 Australia - Sydney
Tel: 61-2-9868-6733
Fax: 61-2-9868-6755

印度 India - Bangalore
Tel: 91-80-4182-8400
Fax: 91-80-4182-8422

印度 India - New Delhi
Tel: 91-11-4160-8631
Fax: 91-11-4160-8632

印度 India - Pune
Tel: 91-20-2566-1512
Fax: 91-20-2566-1513

日本 Japan - Yokohama
Tel: 81-45-471- 6166
Fax: 81-45-471-6122

韩国 Korea - Gumi
Tel: 82-54-473-4301
Fax: 82-54-473-4302

韩国 Korea - Seoul
Tel: 82-2-554-7200
Fax: 82-2-558-5932 或
82-2-558-5934

马来西亚 Malaysia - Penang
Tel: 60-4-646-8870
Fax: 60-4-646-5086

菲律宾 Philippines - Manila
Tel: 63-2-634-9065
Fax: 63-2-634-9069

新加坡 Singapore
Tel: 65-6334-8870
Fax: 65-6334-8850

泰国 Thailand - Bangkok
Tel: 66-2-694-1351
Fax: 66-2-694-1350

欧洲

奥地利 Austria - Wels
Tel: 43-7242-2244-39
Fax: 43-7242-2244-393

丹麦 Denmark-Copenhagen
Tel: 45-4450-2828
Fax: 45-4485-2829

法国 France - Paris
Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79

德国 Germany - Munich
Tel: 49-89-627-144-0
Fax: 49-89-627-144-44

意大利 Italy - Milan
Tel: 39-0331-742611
Fax: 39-0331-466781

荷兰 Netherlands - Drunen
Tel: 31-416-690399
Fax: 31-416-690340

西班牙 Spain - Madrid
Tel: 34-91-708-08-90
Fax: 34-91-708-08-91

英国 UK - Wokingham
Tel: 44-118-921-5869
Fax: 44-118-921-5820